基于库仑阻塞原理设计的单电子三值存储器及其制备方法技术

本发明专利技术涉及一种具有多隧穿结结构的单电子多值存储器及制备方法。该存储器有一个绝缘的基片，其上存在一导电材料层。导电材料层中有两个多遂穿结结构、一个单电子晶体管和一个单元存储结。两个隧穿结的一端通过引线连接在一起作为写电压的输入端，每个隧穿结的另一端则连接一个存储结；单元存储结处在两个存储结的中间电容耦合在一起；单电子晶体管具有源极、漏极、与源漏极弱耦合的量子点和用来控制量子点静电化学势能的栅极，其中的量子点通过电容耦合的方式与单元存储结连接在一起。器件具有三个稳定的存储状态，并且只需要控制极少电子的运动就可以实现器件的正常工作，可以实现低功耗下的信息超高密度存储。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术属于单电子多值存储器件，特别是涉及一种利用多隧穿结结构的库仑阻塞效应设计的具有三个稳定存储状态的单电子多值存储器及其制备方法。
技术介绍
存储器在全世界半导体市场中占据了40％的份额，存储器以外的其它半导体产品每2年更新一代，而存储器则是每18个月一代，以动态存储器(DRAM)的发展为例，1988年日本在硅片上刻线的线宽达到了0.8微米，4Mb的动态随机存储器DRAM问世，从而进入了特大规模集成ULSI时代；1992年线宽0.5微米的16Mb芯片投产；1994年线宽0.35微米的64Mb芯片投产；不久就将实现0.13微米的4Gb的DRAM。但是维持尺度不断减小的趋势面对着极其严重的挑战，即存储单元中的电容不能太小，如果这个电容小到不能提供足够多的电子给放大器，那么整个存储器将被噪声所淹没，将不能保证信息存储的可靠性；同时，每个存储单元的电子数目随着存储器件集成度的进一步提高将变得越来越小时，存储器中的MOS场效应晶体管将逐渐变得不稳定。由此可见，不能仅仅依赖工艺的微细化来解决传统产业所面临的问题，所以在一个存储单元中存入多个比特的多值存储技术将显得越来越重要。因为传统的本文档来自技高网...

【技术保护点】
一种基于库仑阻塞原理设计的单电子三值存储器，包括：一个绝缘的基片，在其上设置一导电材料层；并在导电材料层中刻蚀制备出两个多遂穿结结构、一个单电子晶体管和一个单元存储结；其特征在于：所述的两个多隧穿结的一端通过多隧穿结引线连接在一起作为写电压的输入端，每个隧穿结的另一端则连接一个存储结；两个存储结之间单元存储结设置一单元存储，并以电容耦合的方式连接在一起；所述的单电子晶体管设置在存储结的末端旁，单电子晶体管的量子点通过电容耦合的方式与单元存储结连接在一起。

【技术特征摘要】
【国外来华专利技术】CN 2002-10-30 02146638.61.一种基于库仑阻塞原理设计的单电子三值存储器，包括一个绝缘的基片，在其上设置一导电材料层；并在导电材料层中刻蚀制备出两个多遂穿结结构、一个单电子晶体管和一个单元存储结；其特征在于所述的两个多隧穿结的一端通过多隧穿结引线连接在一起作为写电压的输入端，每个隧穿结的另一端则连接一个存储结；两个存储结之间单元存储结设置一单元存储，并以电容耦合的方式连接在一起；所述的单电子晶体管设置在存储结的末端旁，单电子晶体管的量子点通过电容耦合的方式与单元存储结连接在一起。2.按权利要求1所述的基于库仑阻塞原理设计的单电子三值存储器，其特征在于所述的单电子晶体管包括四个部分源极、漏极、与源漏极弱耦合的量子点和用来控制量子点中静电化学势能的栅极；其中的量子点包括利用侧栅耗尽纳米线形成，纳米线宽度小于200纳米，长度小于1微米，侧栅距纳米线小于200纳米；或通过刻蚀导电材料层直接形成一个或多个直径小于50纳米的量子点，或者是利用扫描探针技术直接操纵单个原子形成。3.按权利要求1所述的基于库仑阻塞原理设计的单电子三值存储器，其特征在于所述的多隧穿结结构是由一根纳米线长度小于一个微米，宽度小于200纳米，侧栅距纳米线小于200纳米，或者通过刻蚀直接形成一个或多个直径小于50纳米的量子点，或者是利用扫描探针技术直接操纵单个原子形成；材料是硅，GaAs和金属。4.按权利要求1所述的基于库仑阻塞原理设计的单电子三值存储器，其特征在于所述的导电材料层包括掺杂成...

【专利技术属性】
技术研发人员：孙劲鹏，王太宏，
申请(专利权)人：中国科学院物理研究所，
类型：发明
国别省市：11[中国|北京]