制造浅沟槽隔离结构（STI）的方法技术

本发明专利技术是关于一种在半导体基底上，具有良好填沟能力的浅沟槽隔离结构制造方法。首先，在半导体基底上形成沟槽，并在该沟槽的底部与侧壁依序形成内衬氧化物层与内衬氮化硅层；接着在该沟槽中顺应性的沉积部分高密度电浆氧化物层（ＨＤＰ　　ｏｘｉｄｅ）；接着，在半导体基底表面顺应性的形成一多晶硅层，再将半导体基底进行热处理以氧化该多晶硅层；接着将该半导体基底表面进行平坦化制程，以形成浅沟槽隔离结构（ＳＴＩ）。借由该高密度电浆氧化物与氧化后的多晶硅层，可以在沟槽中形成填充良好无孔洞的隔离结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于半导体组件的制造，特别有关于一种制造浅沟槽隔离结构(shallow trench isolation，STI)的方法。
技术介绍
集成电路制程的快速发展，使得半导体产品日益积集化与微小化。而随着产品的积集化，半导体组件的尺寸与隔离半导体组件的隔离结构大小也随之缩减。因此，在半导体制程中，形成良好的隔离结构则更加困难。习知的一种形成隔离结构的方法乃是借由局部氧化形成场氧化层(LOCOS)，然而此种方式对于积集度高的半导体装置而言并不适合，容易产生鸟嘴侵蚀的问题(bird′s beak encroachment)。因此，目前以浅沟隔离结构(shallow trench isolation，STI)制程成为主流，特别适用于次微米以下的集成电路制程。参见图3，习知的浅沟隔离结构制程一般包含下列步骤。首先，利用选择性蚀刻在一半导体基底300上形成浅沟槽304。接着，在该半导体基底表面上沉积一隔离层，并填满该沟槽。一般而言，多半借由化学气相沉积法(chemical vapor deposition，CVD)沉积二氧化硅形成隔离层310，例如借由大气压化学气相沉积法(atmospheric pressure chemical vapordeposition，APCVD)、半大气压化学气相沉积法(sub-atmosphericpressure chemical vapor deposition，SACVD)或高密度电浆化学气相沉积法(high density plasma CVD，HDPCVD)进行二氧化硅的沉积。最后，借由化学机械研磨(CMP)进行半导体基底表面的平坦化，而填满沟槽中的隔离层则形成浅沟槽隔离结构(STI)。然而由于半导体装置得日益复杂化，且半导体组件体积日益缩小，因此浅沟槽隔离结构的宽度也缩减至0.11μm或以下，而浅沟槽隔离结构的深宽比通常在3以上。随着浅沟隔离结构的深宽比增加，即使采用填沟能力较佳的HDPCVD，仍容易在填沟过程中，形成缝隙或孔洞311，如图3所示。这些缝隙或孔洞，可能导致后续形成导电材料时，造成组件间的电性问题，同时降低半导体产品的耐用性。
技术实现思路
本专利技术的一个目的在于解决上述问题，并提供一制造浅沟槽隔离结构的方法，改善其填沟能力。为达到上述目的，本专利技术提供一种制造浅沟槽隔离结构的方法，包含下列步骤。在半导体基底上先形成一沟槽，接着于沟槽的底部与侧壁上形成内衬氧化物层。接着以高密度电浆化学气相沉积法(HDPCVD)于该沟槽中填入部分的氧化物层。接着于该氧化物层上顺应性的形成一多晶硅层，并将整个半导体基底进行热处理以氧化该多晶硅层。最后，将半导体基底表面进行平坦化步骤，以形成浅沟槽隔离结构。根据上述方法，多晶硅层在热处理后形成绝缘良好的氧化物层，而浅沟槽隔离结构中无隙缝或孔洞的产生。而在多晶硅层底下的高密度电浆氧化物层(HDP oxide)有效的防止了沟槽的侧壁与底部在热处理中受到氧化，因此避免半导体组件可能的漏电流。在较佳实施例中，在沉积高密度电浆氧化物前，先在该沟槽中的内衬氧化物上形成一内衬氮化物层，以确保半导体基底不受后续热处理的破坏。附图说明图1A至图1F所示为根据本专利技术的一实施例中，形成一浅沟隔离结构的侧面流程图；图2A至图2G所示为根据本专利技术的另一实施例中，形成一浅沟隔离结构的侧面流程图；图3所示为习知的经高密度电浆化学气相沉积后形成的一种具有缝隙的浅沟隔离结构侧视图。图号说明100半导体硅基底 101垫氧化物层102氮化硅层 104沟槽106内衬氧化物层110氧化物层112多晶硅层 112’氧化多晶硅层200半导体硅基底 201垫氧化物层202氮化物层 204沟槽206内衬氧化物层 208内衬氮化物层210氧化物层 212多晶硅层212’氧化多晶硅层214氧化物层300半导体基底301垫氧化物层302氮化硅层 304沟槽310HDP氧化物 311缝隙具体实施方式实施例一图1A至图1G所示为根据本专利技术的一实施例中，制造一浅沟槽隔离结构的流程侧视图。根据图1A所示，首先借由一热氧化制程在半导体基底100上形成一垫氧化物层(pad oxide)101。接着以低压化学气相沉积(LPCVD)在该垫氧化物层101上形成一氮化物层(nitride)102。接着在氮化物层102上形成并微影定义一光阻层(未显示)，以形成后续欲形成的沟槽图案。接着根据光阻层的沟槽图案为幕罩蚀刻氮化物层102以形成沟槽图案，接着续以该氮化物层102做为硬幕罩层(hard mask)，以活性离子蚀刻法(reactive ion etching，RIE)蚀刻垫氧化层101与半导体基底100以形成沟槽104。接着参见图1B，将半导体基底100进行一热氧化制程，以在沟槽104的底部与侧壁上氧化形成内衬氧化物层(SiO2)106。在一实施例中，热氧化制程可为在800至850℃下，含有氧氢混合气体的环境中进行的湿式热氧化制程。或者，在另一实施例中，热氧化制程可在含氧气体中，于900至950℃下进行干式氧化2小时。在上述热氧化制程中，沟槽104的内壁氧化为厚度100至200埃()左右的内衬氧化物层106。在沟槽104的内壁上形成内衬氧化物层106后，接着以高密度电浆化学气相沉积法(high density plasma chemical vapor deposition，HDPCVD)，在该沟槽104中沉积部分的氧化物层110，例如未掺杂硅玻璃(undoped silicate glass，USG)，如图1C所示。接着参见图1D，续于高密度电浆未掺杂硅玻璃(HDP-USG)110上，顺应性的沉积一多晶硅层112。在一较佳实施例中，多晶硅层112是由低压化学气相沉积法(LPCVD)在低温下(低于575℃)形成的非晶形(amorphous)多晶硅。而多晶硅层112的较佳沉积高度乃约填满沟槽104的顶部。接着将半导体基底100进行热处理，以在高温下氧化多晶硅层112。在较佳实施例中，半导体硅基底100乃置于高温炉管中，在高温下氧化，而氧化后的多晶硅层112’厚度约为原来的两倍，如图1E所示。一般而言，多晶硅层具有良好的填沟能力，然而其绝缘性质不佳。而经过热处理后，原来的多晶硅层112转变为多晶硅氧化物112’，达到同时提供浅沟隔离结构良好的填沟能力与绝缘能力。同时，在多晶硅层112氧化后，可以形成均匀而紧致的隔离氧化物，而沟槽104中也不会有缝隙或孔洞产生。最后，将半导体硅基底100的表面利用化学机械研磨进行平坦化制程，以形成如图1F所示的填充良好的浅沟槽隔离结构104。实施例二图2A至图2G所示为根据本专利技术的另一实施例中，制造一浅沟槽隔离结构的流程侧视图。如图2A所示，分别借由热氧化制程与低压化学气相沉积(LPCVD)在半导体硅基底200上依序形成垫氧化物层(pad oxide)201与氮化物层(nitride)202。接着，在氮化物层202上形成并微影定义一光阻层(未显示)，以形成后续欲形成的沟槽图案。接着根据光阻层的沟槽图案为幕罩蚀刻氮化物层202以形成沟槽图案，接着续以该氮化物层202做为硬幕罩层(hard mask)，以活性离子蚀刻法(reactive ion 本文档来自技高网...

【技术保护点】
一种制造浅沟槽隔离结构的方法，适用于一半导体基底上，包含下列步骤：在该半导体基底上形成一沟槽；在该沟槽底部与侧壁上形成一内衬氧化物（ｌｉｎｅｒ　ｏｘｉｄｅ）；在该内衬氧化物上形成一内衬氮化物层（ｌｉｎｅｒ　ｎｉｔｒｉ ｄｅ）；借由高密度电浆化学气相沉积法（ＨＤＰＣＶＤ）顺应性地在该沟槽中沉积一部分的一氧化物层；在该氧化物层上顺应性地沉积一硅层；将该半导体基底进行一热处理以氧化该硅层；以及将该半导体基底表面进行平坦化。

【技术特征摘要】
【国外来华专利技术】1.一种制造浅沟槽隔离结构的方法，适用于一半导体基底上，包含下列步骤在该半导体基底上形成一沟槽；在该沟槽底部与侧壁上形成一内衬氧化物(liner oxide)；在该内衬氧化物上形成一内衬氮化物层(liner nitride)；借由高密度电浆化学气相沉积法(HDPCVD)顺应性地在该沟槽中沉积一部分的一氧化物层；在该氧化物层上顺应性地沉积一硅层；将该半导体基底进行一热处理以氧化该硅层；以及将该半导体基底表面进行平坦化。2.根据权利要求1所述的制造浅沟槽隔离结构的方法，其中该硅层为多晶硅。3.根据权利要求2所述的制造浅沟槽隔离结构的方法，其中该多晶硅层是以化学气相沉积法在低温下形成的非晶形的多晶硅层。...

【专利技术属性】
技术研发人员：陈振隆，林平伟，聂俊峰，郑丰绪，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]