半导体装置及其制造方法制造方法及图纸

本发明专利技术提供可有效抑制逆狭沟道效应的ＳＴＩ构造的半导体装置及其制造方法。在硅基板１的上层部形成的沟槽１０淀积形成分离绝缘膜２，由分离绝缘膜２将硅基板１的上层部规定为ＭＯＳＦＥＴ形成区域。沿硅基板１中沟槽１０的侧壁形成薄的ＳｉＧｅ层４，在该ＳｉＧｅ层４内（沟槽１０侧）形成Ｂ含有ＳｉＧｅ层５。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及通过浅沟槽分离(STI(Shallow Trench Isolation))来元件分离半导体元件的。
技术介绍
通过STI元件分离的MOSFET中，由于制造工艺中的离子注入处理工序或热处理工序产生的沟道区域端部的沟道杂质的损失，或最终的分离形状引起的栅电极的边缘电解，沟道区域端部的阈值电压降低，从而观察到对于沟道宽度的减少，阈值电压降低的逆狭沟道效应(inverse narrow channel effect)。为了抑制该逆狭沟道效应，进行分离形状的优化和离子注入条件或热处理条件的优化。而且，为了抑制逆狭沟道效应，提出了所谓的侧壁注入，即，在分离沟槽形成后，在绝缘膜淀积工序的前阶段中，向活化区域侧壁(也有沟槽侧壁)注入和沟道杂质相同导电型的杂质离子。另外，例如专利文献特开平10-4137号公报公开了侧壁注入的相关内容。在侧壁注入中，N型的MOSFET的沟道掺杂物一般采用扩散系数大的B(硼)，在侧壁注入采用B时，在随后的分离或MOSFET形成的热处理工序中，B扩散而导致局部浓度降低，有不能有效抑制逆狭沟道效应的问题点。另外，考虑用In代替B时，In的扩散系数仅仅为B的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：半导体基板；从上述半导体基板的表面以规定深度选择性形成的沟槽；在上述沟槽内淀积形成的分离绝缘膜，其中，由上述分离绝缘膜分离的上述半导体基板的上层部规定为绝缘栅极型的规 定晶体管的晶体管形成区域，还包括：沿上述沟槽侧面在上述晶体管形成区域形成的第１半导体层；在上述第１半导体层内的上述沟槽侧面侧形成的第２半导体层，其中，上述第２半导体层包含与上述规定晶体管的沟道区域相同导电型的 规定杂质，上述第１半导体层具有对伴随热处理产生的...

【技术特征摘要】
JP 2003-4-21 116003/031.一种半导体装置，其特征在于，包括半导体基板；从上述半导体基板的表面以规定深度选择性形成的沟槽；在上述沟槽内淀积形成的分离绝缘膜，其中，由上述分离绝缘膜分离的上述半导体基板的上层部规定为绝缘栅极型的规定晶体管的晶体管形成区域，还包括沿上述沟槽侧面在上述晶体管形成区域形成的第1半导体层；在上述第1半导体层内的上述沟槽侧面侧形成的第2半导体层，其中，上述第2半导体层包含与上述规定晶体管的沟道区域相同导电型的规定杂质，上述第1半导体层具有对伴随热处理产生的上述规定杂质的扩散进行抑制的性质。2.权利要求1所述的半导体装置，其特征在于上述第1半导体层包含SiGe层，上述规定杂质包含B(硼)，上述第2半导体层包含含有B的SiGe层即B含有SiGe层。3.权利要求1所述的半导体装置，其特征在于上述第1半导体层包含SiGe层，上述规定杂质包含In(铟)，上述第2半导体层包含含有In的SiGe层即In含有SiGe层。4.一种半导体装置的制造方法，其特征在于，包括(a)从半导体基板的表面以规定深度选择性形成沟槽的步骤；(b)从上述半导体基板的上述沟槽侧面注入第1杂质，沿上述半导体基板的上述沟槽侧面形成第1杂质注入区域的步骤；(c)从上述半导体基板的上述沟槽侧面注入第2杂质，形成处于上述第1杂质注入区域内的第2杂质注入区域的步骤；(d)在上述步骤(b)、(c)后进行热处理，对上述第1及第2杂质区域内的上述第1及第2杂质进行活化，从而沿上述沟槽侧面在上述半导体基板形成第1及第2半导体层的步骤；(e)在上述沟槽内形成分离绝缘膜的步骤，其中，由上述分离绝缘膜分离的上述半导体基板的上层部规定为绝缘栅极型的规定晶体管的晶体管形成区域，还包...

【专利技术属性】
技术研发人员：永久克巳，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]