【技术实现步骤摘要】
本专利技术的实施例涉及一种，其中控制栅极应用自对准方法生成。本专利技术要求于2003年11月4日在韩国知识产权局提交的韩国专利申请第03-77765号的优先权，本文参考引用其公开的全部内容。
技术介绍
非易失性存储器在各个领域的应用越来越广泛(如，移动通信及存储卡技术)。在非易失性存储器中，在通电时可擦除和记录数据，在断电时可保持原数据状态不变。非易失性存储器中包括的晶体管可以是一堆叠的栅极晶体管，其包括一个浮置栅极、一层绝缘膜、和一个控制栅极(它们被顺序堆叠)，或者可以是一个分离栅极晶体管(包括一个分离栅极结构)。图1是一个具有分离栅极晶体管的非易失性存储器的剖面图。图1所示的分离栅极型存储器包括一个源极区15(生成于衬底10上的预定区域)和一对浮置栅极20(生成于衬底10上源极区15两端的附近)。浮置栅极20的上表面覆有栅极间氧化膜25。浮置栅极20的侧壁(相对于源极区15的一侧)覆有控制栅极30。控制栅极30在一个方向上覆盖栅极间氧化膜25的上表面，在另一个方向上覆盖衬底10在浮置栅极20的源极区15的相对侧上的部分。漏极区35形成于衬底10上与控制栅极...
【技术保护点】
一种分离栅极型半导体存储器的制造方法，包括：在一半导体衬底上生成一栅极绝缘膜和一导电层；在所述导电层上生成掩模图案，其限定使所述导电层露出的至少一对第一开口；通过选择性热氧化经由所述掩模图案露出的所述导电层来生成栅极 间氧化膜；通过除掉位于所述栅极间氧化膜之间的所述掩模图案部分来限定第二开口；在所述第二开口的内壁上生成隔层；将所述掩模图案、所述隔层和所述栅极间氧化膜作为刻蚀掩模，对所述导电层实施刻蚀，使所述栅极绝缘膜露出，从而限定 第三开口；通过离子注入掺杂剂至所述第三开口中来生成源...
【技术特征摘要】
KR 2003-11-4 77765/031.一种分离栅极型半导体存储器的制造方法，包括在一半导体衬底上生成一栅极绝缘膜和一导电层；在所述导电层上生成掩模图案，其限定使所述导电层露出的至少一对第一开口；通过选择性热氧化经由所述掩模图案露出的所述导电层来生成栅极间氧化膜；通过除掉位于所述栅极间氧化膜之间的所述掩模图案部分来限定第二开口；在所述第二开口的内壁上生成隔层；将所述掩模图案、所述隔层和所述栅极间氧化膜作为刻蚀掩模，对所述导电层实施刻蚀，使所述栅极绝缘膜露出，从而限定第三开口；通过离子注入掺杂剂至所述第三开口中来生成源极区；通过填充所述第三开口来生成一绝缘膜塞；通过除掉所述掩模图案和所述隔层，使所述绝缘膜塞的侧面露出；将所述栅极间氧化膜作为刻蚀掩模，对所述导电层的露出表面部分进行干法刻蚀，露出所述栅极绝缘膜，从而生成一对浮置栅极；在所述浮置栅极的侧壁上生成隧道绝缘膜；应用自对准方法在所述绝缘膜塞的壁上生成隔层型控制栅极；和在与所述控制栅极的外部区域相邻的所述半导体衬底中生成漏极区。2.权利要求1所述的方法，其中所述导电层和所述控制栅极由掺杂多晶硅制成。3.权利要求1所述的方法，其中所述掩模图案由氮化硅膜制成。4.权利要求3所述的方法，其中所述氮化硅膜的厚度范围大约在2,000～5,000之间。5.权利要求1所述的方法，其中所述栅极间氧化膜的厚度范围大约在500～2,000之间。6.权利要求1所述的方法，其中所述第二开口的限定包括在所述掩模图案和所述栅极间氧化膜上生成一保形盖氧化膜；通过除掉设置在所述栅极间氧化膜之间的盖氧化膜部分，使部分的所述掩模图案露出；将剩余的所述盖氧化膜作为刻蚀掩模，除掉露出的掩模图案；以及除掉剩余的所述盖氧化膜。7.权利要求6所述的方法，其中所述掩模图案由一氮化硅膜制成，和一磷酸剥离被用于除掉所述掩模图案。8.权利要求1所述的方法，其中所述隔层和所述掩模图案由相同材料制成。9.权利要求1所述的方法，其中所述掩模图案和所述隔层由氮化硅制成，和一磷酸剥离被用于除掉所述掩模图案及所述隔层。10.权利要求1所述的方法，其中所述源极区的生成包括将掺杂剂注入所述第三开口中；和通过热处理方法推进已注入的掺杂剂，和在进行热处理时，用一热氧化膜将所述第三开口中的所述导电层的侧壁密封。11.权利要求1所述...
【专利技术属性】
技术研发人员：田喜锡，尹胜范，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。