挠性配线基板及其制造方法技术

本发明专利技术提供一种挠性配线基材及其制造方法，用以防止焊料－光阻层于电镀锡－铋合金时剥离，并防止锡－铋合金镀层的异常析出。本发明专利技术的挠性配线基材１０具备有绝缘基材１１、形成于该绝缘基材１１的一面上的配线图案１２、以及覆盖于该配线图案１２的至少端子部以外的表面的焊料－光阻层１７，而在未被上述焊料－光阻层１７覆盖的配线图案１２至少一部分的最外表面则设置有锡－铋合金镀层２６，其中上述配线图案１２，是在由导体构成的基层２１上具备有第一锡镀层２４，涵盖焊料－光阻层１７覆盖区域及未覆盖区域。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于安装IC或LSI等电子零件的。另外，挠性配线基材意指安装电子零件前的FPC与薄膜输送卷带等，以及安装电子零件而分别切断成单个的薄膜，例如，以电子零件的安装形式而言，可列举TAB(Tape Automated Bonding，卷带式自动接合)、COF(Chip On Film，薄膜覆晶)、CSP(Chip Size Package，芯片尺寸封装)、BGA(Ball Grid Array，球栅数组)、μ-BGA(μ-BallGrid Array，μ-球栅数组)、FC(Flip Chip，覆晶)、QFP(Quad FlatPackage，四面平整封装)等。
技术介绍
随着电子产业的发达，安装IC(集成电路)、LSI(大规模集成电路)等电子零件的挠性配线板的需求急速增加，然而，由于要求电子机器的小型化、轻量化、高机能化，此等电子零件的安装方法最近则采用使用TAB卷带、T-BGA卷带及ASIC卷带等的安装方式。尤其是随着电子机器的轻薄短小化，为了以更高的高密度安装电子零件及提高电子零件的可靠度，使用在大致对应安装的电子零件大小的基板的几乎整个表面上配置外部连接端子CSP、BGA、μ-BGA的频率日渐增高。该挠性配线基材如以下述方式制造。即首先，在例如聚酰亚胺薄膜等的绝缘基材薄膜上贴付铜箔，于该铜箔表面上涂敷光阻剂，将要形成此光阻层的配线图案以外的部分曝光处理，除去已曝光的光阻层。接着，通过蚀刻将除去光阻层部分的铜箔去除，进一步通过除去光阻层而形成配线图案。在用以上方法形成配线图案的电子零件安装用薄膜输送卷带中，除去内部引线或锡球端子等的连接部分，涂敷作为电路保护层的焊料-光阻。在用以上做法涂敷焊料-光阻之后，在露出部分的连接端子部分上形成锡层，再形成镍-金镀层等。另外，随着电子零件的安装方式，也有以锡-铅合金代替镍-金镀层的情形，但由于国际性的无铅化，近年来乃使用锡-铋合金等取代锡-铅合金。例如，在日本专利特开平11-21673号中，记载有形成锡-铋合金等的无铅锡合金镀涂层的镀液及设有涂层的电子零件。然而，施行锡-铋合金电镀之时，具有在焊料-光阻层附近异常析出锡-铋合金镀的问题。其原因是因焊料-光阻层的周边部分于电镀前或电镀中剥落，锡-铋镀层为了覆盖剥落的区域而析出。这种异常析出成为使配线图案的端子之间发生短路，以及异常析出层剥落后附着于其它部分上而发生短路等品质上重大问题的原因。另外，随着配线图案的细密间距化及无铅化而渐渐采用锡-铋合金，此问题益趋严重。于是，在日本专利特开平6-342969号中，记载了在电镀(特别是镀锡)后设置焊料-光阻层的方法。另外，在日本专利特开2000-36521号中，记载有如下构造在整体图案上形成铜扩散的镀锡层，形成焊料-光阻层后，设置不含铜的镀锡层。然而，该公知文献并未触及锡-铋合金层异常析出的问题及其解决方法。
技术实现思路
鉴于这些情况，本专利技术目的在于提供一种挠性配线基材及其制造方法，该挠性配线基材可防止焊料-光阻层的剥离，并防止锡-铋合金镀层的异常析出。为达成上述目的，本专利技术的第一方面是一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，而在未被上述焊料-光阻层覆盖的配线图案的至少一部份的外表面，设置有锡-铋合金镀层，其特征为上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域。在本专利技术第一方面中，由于在焊料-光阻层的周边部分具有作为下层的第一锡镀层，因此可防止焊料-光阻层的剥离，不会产生锡-铋合金镀层的异常析出。本专利技术的第二方面具备所述的第一方面的挠性配线基材，其特征在于，在上述配线图案未被上述焊料-光阻层所覆盖的区域设置第二锡镀层于上述第一锡镀层之上，该第二锡镀层上至少一部份区域中具有上述锡-铋合金镀层。在本专利技术第二方面中，在未被焊料-光阻层覆盖的第一锡镀层上设置第二锡镀层之际，不会发生焊料-光阻层的剥离，也不产生锡-铋合金镀层的异常析出。本专利技术的第三方面具备所述的第一方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。在第三方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。本专利技术的第四方面具备所述的第二方面的挠性配线基板，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。在第四方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。本专利技术的第五方面具备所述的第一方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。在第五方面中，通过厚度为0.001μm-0.2μm的第一锡镀层来防止锡-铋合金镀层的异常析出。本专利技术的第六方面具备所述的第二方面的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。在第六方面中，通过厚度为0.001μm-0.2μm的第一锡镀层来防止锡-铋合金镀层的异常析出。本专利技术的第七方面具备第五或第六方面的挠性配线基材，其特征在于，上述第一锡镀层在上述焊料-光阻层成形前未做加热处理。在第七方面中，由于第一锡镀层薄至0.001μm-0.2μm，即使在设置焊料-光阻层之前未进行加热处理，也没有可能发生晶须。本专利技术的第八方面具备第一至第六方面的任意一方面的挠性配线基材，其特征在于，上述配线图案具有已图案化的铜层及形成于其上的第一锡镀层。在第八方面中，通过设置于已形成图案的铜层上的第一锡镀层来防止锡-铋合金镀层的析出异常。本专利技术的第九方面具备所述的第七方面的挠形配线基材，上述配线图案具有已形成图案的铜层及形成于其上的第一锡镀层。在第九方面中，通过设置于已图案化的铜层上的第一锡镀层来防止锡-铋合金镀层的析出异常。本专利技术的第十方面是一种挠性配线基材的制造方法，该挠性配线基材具备有绝缘基材；形成于该绝缘基材的一面上的配线图案、以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，且在未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征为包含以下步骤通过将导体层图案化而形成上述配线图案的基层；在此基层上形成第一锡镀层；以使此第一锡镀层的一部份露出后再予以覆盖的方式形成焊料-光阻层；在未被上述焊料-光阻层覆盖的上述第一锡镀层上形成第二锡镀层；以及在已形成此第二锡镀层区域的至少一部份设置锡-铋合金镀层。在第十方面中，形成第一锡镀层作为焊料-光阻层的基底，并在设置焊料-光阻层后，设置第二锡镀层及锡-铋合金镀层，因此防止了焊料-光阻层的剥离，并防止锡-铋合金镀层的异常析出。本专利技术的第十一方面具备第十方面的挠性配线基材的制造方法，并将上述第一锡镀层以0.001μm-0.6μm的厚度形成。在第十一方面中，通过厚度为0.001μm-0.6μm的第一锡镀层来防止锡-铋合金镀层的异常析出。本专利技术的第十二方面具备第十方面的挠性配线基材的制造方法，在形成厚度为0.001μm-0.2μm的上述第一锡镀层的步骤后，进行不经加热处理就形成上述焊料-光阻层的步骤。在第十二方面中，由于第一锡镀层薄至0.001μm-0.2μm，即使在设置焊料-光阻层的前未进行加热处理，也本文档来自技高网...

【技术保护点】
一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案以及覆盖于该配线图案的至少端子部以外的表面上的焊料－光阻层，而在未被上述焊料－光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡－铋合金镀层，其特征在于：上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料－光阻层覆盖区域及未覆盖区域。

【技术特征摘要】
JP 2002-7-3 195043/20021.一种挠性配线基材，其具备有绝缘基材、形成于该绝缘基材的一面上的配线图案以及覆盖于该配线图案的至少端子部以外的表面上的焊料-光阻层，而在未被上述焊料-光阻层覆盖的配线图案的至少一部份的最外表面，设置有锡-铋合金镀层，其特征在于上述配线图案，在由导体所构成的基层上具备有第一锡镀层，涵盖焊料-光阻层覆盖区域及未覆盖区域。2.如权利要求1所述的挠性配线基材，其特征在于，在上述配线图案未被上述焊料-光阻层所覆盖的区域，设置第二锡镀层于上述第一锡镀层之上，该第二锡镀层上至少一部份区域具有上述锡-铋合金镀层。3.如权利要求1所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。4.如权利要求2所述的挠性配线基板，其特征在于，上述第一锡镀层厚度为0.001μm-0.6μm。5.如权利要求1所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。6.如权利要求2所述的挠性配线基材，其特征在于，上述第一锡镀层厚度为0.001μm-0.2μm。7.如权利要求5或6项所述的挠性配线基材，其特征在于，上述第一锡镀层于上...

【专利技术属性】
技术研发人员：栗原宏明，
申请(专利权)人：三井金属矿业株式会社，
类型：发明
国别省市：JP[日本]