反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法技术

一种反熔丝一次可编程（ＯＮＥ－ＴＩＭＥ－ＰＲＯＧＲＡＭＭＡＢＬＥ）非易失存储器单元，包含具有两Ｐ－掺杂区的Ｐ阱基板、Ｎ＋掺杂区以及反熔丝，其中Ｎ＋掺杂区位于基板上的两Ｐ－掺杂区之间，以作为位线。反熔丝（ａｎｔｉ－ｆｕｓｅ）设置于Ｎ＋掺杂区上。两绝缘区沉积于此两Ｐ－掺杂区上。杂质掺杂多晶硅层设置于两绝缘区与反熔丝上。多晶硅化金属层设置于杂质掺杂多晶硅层上，而多晶硅化金属层与多晶硅层可作为字线。在编程此反熔丝一次可编程非易失存储器单元后，已编程的区域（例如为连结）可作为二极管，其形成于反熔丝上。此外，本发明专利技术亦披露反熔丝一次可编程非易失存储器单元的编程方法、读取方法以及制造方法。

【技术实现步骤摘要】

本专利技术涉及一种非易失存储器单元，且特别涉及一种反熔丝一次可编程的非易失存储器单元及其制造方法、可编程方法与读取存储单元的方法。
技术介绍
随着个人电子产品的快速发展，固态数据储存技术已变为日益重要。在可携式消费电子产品中，固态数据储存装置还朝向小型化、简单化、低成本的目标迈进。固态数据储存技术(例如为可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)等技术)将非常适合发展高速的应用装置，尤其是具有复杂与昂贵程序的高速应用装置。然而，就许多消费性电子产品而言，与高速度相比，低成本的考虑将更为重要。所以，公知技术才发展出二极管可编程只读存储器(diodeprogrammable read only memories(DPROMs))，由于需要深渠沟隔离与硅磊晶层，因此，此二极管可编程只读存储器的工艺过于复杂，故此二极管可编程只读存储器的生产成本将难以降低。基于上述观点，故需要发展一种具有小型化、简单化、低生产成本的可编程非易失存储器单元。
技术实现思路
本专利技术提供一种反熔丝一次可编程的非易失存储器单元及其制造方法、编程方法与读取方法，以满足其小型化、简单化、低生产成本的目的。本专利技术提出一种反熔丝一次可编程非易失存储器单元，可包括基板、第三杂质掺杂区、反熔丝、第一绝缘区与第二绝缘区、杂质掺杂的多晶硅层及多晶硅化金属层。其中基板具有第一杂质掺杂区与第二杂质掺杂区，分别具有第一极性。第三杂质掺杂区位于邻近第一杂质掺杂区与第二杂质掺杂区之间，而第三杂质掺杂区具有与第一杂质掺杂区及第二杂质掺杂区的第一极性相反的极性。反熔丝设置于第三杂质掺杂区上。第一绝缘区与第二绝缘区分别设置于第一杂质掺杂区与第二杂质掺杂区上。杂质掺杂的多晶硅层设置于第一绝缘区、第二绝缘区以及反熔丝上。多晶硅化金属层设置于此杂质掺杂的多晶硅层上。当此杂质掺杂的多晶硅层与多晶硅化金属层可作为字线时，则第三杂质掺杂区可作为位线。此第三杂质掺杂区(位线)可埋于基板中并通过第一杂质掺杂区与第二杂质掺杂区而隔开。此反熔丝一次可编程非易失存储器单元的尺寸约为4F2。依照本专利技术的一实施例的反熔丝一次可编程非易失存储器单元，其中反熔丝的厚度介于约10至约100之间。在一实施例中，每一绝缘区具有介于约500至约3500的厚度。在另一实施例中，每一杂质掺杂的多晶硅层与多晶硅化金属层的厚度介于约500至2000之间。在另一实施例中，基板为P阱基板、第一杂质掺杂区与第二杂质掺杂区为P-掺杂区且第三杂质掺杂区为N+掺杂区。在一实施例中，每一绝缘区为氧化物区与氮化物区中之一个。反熔丝的材质可以为二氧化硅、氧化物-氮化物-氧化物(oxide-nitride-oxide(ONO))、Al2O3、ZrOx与HfOx等，其中x代表整数，为化学方程数字。当然，在实施例中，任何制造反熔丝的材质都将难以全部地条列出来，故不限于上述材质。本专利技术另提出一种反熔丝一次可编程非易失存储器单元的编程方法。在编程期间，施加正向编程偏压于反熔丝一次可编程非易失存储器单元的字线与位线之间。在一实施例中，此正向编程偏压的范围介于约10V至约15V之间。结果，将烧灼反熔丝一次可编程非易失存储器单元的反熔丝，以形成已编程区(连结)，其可作为一个二极管。依照本专利技术的一实施例所述的反熔丝一次可编程非易失存储器单元的编程方法，还包括反熔丝一次可编程非易失存储器单元的读取方法，通过施加正向读取偏压于反熔丝一次可编程非易失存储器单元的位线与字线之间。其中，此读取偏压的较佳范围介于约1.2V至约5V之间。本专利技术并提出一种反熔丝一次可编程非易失存储器单元的制造方法，包括下列多个步骤。于基板上形成第一杂质掺杂区。接着，于第一杂质掺杂区上形成绝缘层。在一实施例中，通过化学气相沉积工艺而形成此绝缘层。蚀刻此绝缘层的中间部分直到在底部的第一杂质掺杂区暴露出来，结果，将于绝缘层的中间部分形成渠沟。通过剩余的绝缘层而形成两相互间隔的绝缘区。接着，形成反熔丝于渠沟的底部。之后，形成第二杂质掺杂区于第一杂质掺杂区的一部分，其位于反熔丝的底部。第二杂质掺杂区具有与第一杂质掺杂区相反的极性。在形成第二杂质掺杂区的步骤中，在植入杂质后，可通过快速热退火工艺而退火第二杂质掺杂区。然后，形成杂质掺杂多晶硅层于绝缘区与反熔丝上。接着，形成多晶硅化金属层于杂质掺杂多晶硅层上。在一实施例中，植入第一杂质掺杂区的材质为硼，且植入第二杂质掺杂区为砷与磷中之一种。本专利技术的反熔丝一次可编程非易失存储器单元的尺寸较小、较为简化，故可产生微型的反熔丝一次可编程非易失储存阵列，以有效地节省其制造成本。为让本专利技术的上述和其它功效、特征和优点能更明显易懂，下文列举一实施例，并配合附图，作详细说明如下。附图说明图1为本专利技术一实施例的一种反熔丝一次可编程的非易失储存阵列100的俯视示意图。图2为本专利技术一实施例的两个反熔丝一次可编程的非易失存储器单元(存储器单元_1与存储器单元_2)的剖面示意图。图3所示为本专利技术一实施例的一种编程选择的反熔丝一次可编程的非易失存储器单元的方法。图4为图3已编程的反熔丝一次可编程非易失存储器单元(如图3的存储器单元_1)的剖面示意图。图5a至5b为本专利技术一实施例的六个反熔丝一次可编程非易失存储器单元在编程操作中与经编程操作后的示意图。图6a至6c所示为本专利技术一实施例的反熔丝一次可编程非易失存储器单元的三种编程方法，其分别为菲力浦法、V/2法与V/3法。图7为本专利技术一实施例的一种反熔丝一次可编程非易失存储器单元所构成的储存阵列在经读取操作时的示意图。图8为本专利技术一实施例的一种反熔丝一次可编程非易失储存阵列在经读取操作时，其如何预防产生读取遗漏电流的示意图。图9a至9g为本专利技术一实施例的一种反熔丝一次可编程非易失存储器单元的制造方法。主要元件标记说明100反熔丝一次可编程的非易失储存阵列110字线120位线130反熔丝140厚绝缘区210基板220P-掺杂区230厚绝缘区240a及240bN+掺杂区250多晶硅层260多晶硅化金属层270N+/P-基板接合280a、280b反熔丝285已编程区域 290字线410P-区块420N+区块910基板920、920’P-掺杂区930、930’厚绝缘层940渠沟950反熔丝960N+掺杂区970多晶硅层980多晶硅化金属层Vpp编程电压Vcc读取电压具体实施方式图1为本专利技术一实施例的一种反熔丝一次可编程的非易失储存阵列100的俯视示意图。首先，请参照图1，此反熔丝一次可编程的非易失储存阵列(anti-fuse one-time-programmable(OTP)nonvolatile memoryarray)100包含三条横向的字线110、两条垂直的位线120、六个反熔丝130以及三个垂直的厚绝缘区140。这些横向的字线110的材质包括硅化钨与P-掺杂的多晶硅，而两条垂直的位线120被植入N+离子，且每一厚绝缘区140的材质包括氧化物或氮化物中之一种。此反熔丝一次可编程的非易失储存阵列100具有六个反熔丝一次可编程的非易失存储器单元，位于这些横向的字线110与垂直的位线120间的交叉处。图2为本专利技术一实施例的两个反熔丝一次可编程的非易失存储器单元(存储器单元_本文档来自技高网...

【技术保护点】
一种反熔丝一次可编程非易失存储器单元，其特征是包括：基板；第一杂质掺杂区，位于该基板上且具有第一极性；第二杂质掺杂区，位于该基板上且具有第一极性；第三杂质掺杂区，位于该基板上的该第一杂质掺杂区与该第二杂质掺杂 区之间，而该第三杂质掺杂区具有第二极性，其中该第二极性与该第一杂质掺杂区与该第二杂质掺杂区的该第一极性相反；以及反熔丝，设置于该第三杂质掺杂区上。

【技术特征摘要】
US 2005-5-6 US11/123,5891.一种反熔丝一次可编程非易失存储器单元，其特征是包括基板；第一杂质掺杂区，位于该基板上且具有第一极性；第二杂质掺杂区，位于该基板上且具有第一极性；第三杂质掺杂区，位于该基板上的该第一杂质掺杂区与该第二杂质掺杂区之间，而该第三杂质掺杂区具有第二极性，其中该第二极性与该第一杂质掺杂区与该第二杂质掺杂区的该第一极性相反；以及反熔丝，设置于该第三杂质掺杂区上。2.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是还包括第一绝缘区，设置于该第一杂质掺杂区上；以及第二绝缘区，设置于该第二杂质掺杂区上。3.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是该第一绝缘区与该第二绝缘区具有介于约500至约3500的厚度。4.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是该第一绝缘区与该第二绝缘区的材质包括氧化物与氮化物中之一种。5.根据权利要求2所述的反熔丝一次可编程非易失存储器单元，其特征是还包括杂质掺杂的多晶硅层，位于该第一绝缘区、该第二绝缘区以及该反熔丝上；以及多晶硅化金属层，位于该杂质掺杂的多晶硅层上。6.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层与该多晶硅化金属层可定义为字线。7.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层为P-掺杂的多晶硅层。8.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该多晶硅化金属层为多晶硅化钨层。9.根据权利要求5所述的反熔丝一次可编程非易失存储器单元，其特征是该杂质掺杂的多晶硅层与该多晶硅化金属层的厚度介于约500至2000之间。10.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第一杂质掺杂区与该第二杂质掺杂区为P-掺杂区。11.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第三杂质掺杂区为N+掺杂区。12.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该第三杂质掺杂区可作为位线。13.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝的厚度约10至约100。14.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝的材质选自于由二氧化硅、氧化物-氮化物-氧化物、Al2O3、ZrOx与HfOx所组成的族群，其中x为整数，为化学方程数字。15.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元的尺寸约为4F2。16.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该基板为P阱基板。17.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元可被编程以烧毁该反熔丝而形成连结，其定义为二极管。18.根据权利要求1所述的反熔丝一次可编程非易失存储器单元，其特征是该反熔丝一次可编程非易失存储器单元为反熔丝一次可编程非易失储存阵列的一部分，即该反熔丝一次可编程非易失储存阵列由多个该反熔丝一次可编程非易失存储器单元而组成。19.一种反熔丝一次可编程非易失存储器单元的编程方法，其特征是该反熔丝一次可编程非易失存储器单元为反熔丝一次可编程非易失储存阵列的一部分，且该反熔丝一次可编程非易失存储器单元的编程方法包括提供反熔丝一次可编程非易失存储器单元，包括基板；第一杂质掺杂区，位于该基板上且具有第一极性；第二杂质掺杂区，位于该基板上且具有第一极性；第三杂质掺杂区，位于该基板上的该第一杂质掺杂区与该第二杂质掺杂区之间，而该第三杂质掺杂区具有第二极性，其中该第二极性与该第一杂质掺杂区与该第二杂质掺杂区的该第一极性相反；以及反熔丝，设置于该第三杂质掺杂区上；以及施加...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]