将MOSFET用作反熔丝的方法技术

将ＭＯＳＦＥＴ用作反熔丝的方法，包括以下步骤：提供具有用于输运电流的沟道区的ＭＯＳＦＥＴ，所述沟道区设置在源区和漏区之间且通过栅电介质与栅电极分开；在沟道区中产生热载流子；通过把热载流子引入栅电介质中降低栅电介质的绝缘性能；以及施加通过在栅电极和沟道区之间的热载流子减小的击穿电压，用于栅电介质的击穿，和相应的ＭＯＳＦＥＴ半导体元件和相应的集成电路。

【技术实现步骤摘要】

本专利技术涉及一种将MOSFET用作反熔丝的方法、相应的半导体元件和相应的集成电路。
技术介绍
这个类型的MOSFET的栅极电介质在正常工作下具有高击穿电压。为了进一步增加该击穿电压，在MOSFET的两个掺杂区之间经常提供过渡区，其已知是分别连接到源和漏端和设置在之间的轻掺杂沟道区(所谓的LDD＝轻掺杂漏区)。这样的MOSFET也称为LDD-MOSFET。例如，如果这样的晶体管在半导体元件中使用，例如在FPGA(现场可编程门阵列)中使用，其中它们么用作用于编程特定连接的反熔丝，即用于产生导电连接，侧通过施加相应的高电压把这种晶体管的栅极电介质击穿，由此变得导电。该电压称为击穿电压。为此，栅极电介质容易被击穿是希望的。在传统方式下，为了这个目的，在这种晶体管的情况下，短路漏和源端子，后者和栅端子施加了电压作为击穿电压，该电压的幅度具有超过了栅极电介质的临界场强度且击穿后者。这样的缺点在于由于栅极电介质或氧化物的高质量，不得不施加非常高的击穿电压。恰恰在在阵列中具有另外的晶体管的组件或具有另外的电路元件的其它装置中，如果它们实际上被施加这样高的击穿电压，这可导致不希望的负面效应。此外，这个类型的MOSFET，例如在集成电路(如存储器件)中的装置中，在漏和源区之间具有非常短的沟道区。与同时施加的高电场相结合，这会引起所谓的热载流子的产生，如果载荷子在沟道区中的高电场中加速到高的速度则能够产生所述热载流子，如果动能足够高则会发生碰撞电离。在这种情况下，产生成对的电子和所谓的空穴，它们穿过沟道区的衬底和栅极电介质之间的垒并被俘获在栅极氧化物中。这可导致栅极氧化物的绝缘属性受到损坏。这样的热载流子效应，其也被称作热载流子退化，通常是不希望的。例如在LDD-MOSFET的情况下，使用所谓的LDD区以试图最小化热载流子效应。众所周知，在半导体存储器(例如EEPROM)的编程期间，例如通过热载流子把电荷施加到这种晶体管的浮栅。
技术实现思路
由此，本专利技术的目的是，通过热载流子减小MOSFET的栅极电介质的击穿电压，和尽可能在正常操作过程中不损坏特别是栅介电质的质量。根据本专利技术，通过具有专利权利要求1的特征的方法和/或通过具有专利权利要求9的特征的MOSFET半导体元件和/或通过具有专利权利要求10的特征的集成电路实现这个目的。因此，根据本专利技术的将MOSFET作为反熔丝操作的方法具有以下步骤(S1)提供具有用于输运电流的沟道区的MOSFET，所述沟道区设置在源区和漏区之间且通过栅介电层与栅电极分开；(S2)在沟道区中产生热载流子；(S3)通过把热载流子引入栅电介质而降低栅电介质的绝缘性能；和(S4)施加通过栅电极和沟道区之间的热载流子减小的击穿电压，用于栅电介质的击穿。本专利技术的观念是基于利用不希望的热载流子效应，将MOSFET用作反熔丝。通过把电压施加到漏和源端子，沟道区以公知的方式变得输运电流，载荷子，例如电子，在沟道区中移动。热载流子可以以已知方式从所述载荷子中产生，但是这在传统的MOSFET操作中是需要避免的。然而根据本专利技术，其优点在于作为在MOSFET的沟道区中产生热载流子的结果，电子可以被运送到更高能级，且能够由此更容易地隧穿栅电介质，由此总体上导致栅电介质的击穿电压减小。由于电子从源区到漏区加速，它们在漏区附近达到了最高速度。因此，最可能在漏区和栅电介质之间的过渡区发生击穿。这提供的优点在于，由于沟道区的电阻几乎被完全忽略，阻止击穿的电阻具有更低的值。在一个优选实施例中，击穿电压减小到大约是在不把热载流子引入到栅电介质的情况下、栅电介质的击穿所需要的击穿电压的大约三分之二的值。结果，通过施加击穿电压，不会损坏或破坏在安装有这样的MOSFET的装置中的电压敏感元件。并且，前面的保护措施不再是必要的。对于产生最大量的热载流子，电路互连和不同的电压幅度和极性的各种组合是可能的。在根据本专利技术的另一个优选实施例中，通过迅速交替源和漏电压的幅度和或，优选地，和极性，产生热载流子。在这种情况下，优选交替的源和漏电压在每种情况下具有正和负成分，它们的负成分至少是它们的正成分的两倍。负成分优选设定为大约-3V。在一个备选中，通过将对称电压施加到源区和漏区，在沟道区中产生热载流子，源端子连接到负极，漏端子连接到对称电压的正极，且向栅端子施加正电压。在这种情况下，优选将幅度为总对称电压的大约四分之一的电压施加到栅端子。对称电压达到6V的幅度是有利的。根据本专利技术能作为反熔丝操作的MOSFET半导体元件具有在源和漏区之间的连续、均匀同种掺杂的沟道区，所述沟道区用来输运电流，所述沟道区设置在源区和漏区之间且通过栅电介质与栅电极分开。在这种情况下，有利的是，在漏区和源区之间的MOSFET的沟道区具有均匀的，也就是说连续同种的掺杂，因为沟道区的这个实施例(这意味着省略在漏区和源区与沟道区之间的轻掺杂过渡区(LDD区))导致有利地增强的热载流子效应。根据本专利技术的MOSFET半导体元件可以有利地在至少两种操作模式下工作在第一操作模式下作为传统MOSFET，例如作为模拟或数字开关、作为电流源、作为电阻器等；和在至少一个第二操作模式下作为反熔丝。由此有利地扩展了使用的范围。根据本专利技术的集成电路，特别是存储器或逻辑电路，具有至少一个这个类型的MOSFET半导体元件。本专利技术的有利的改进和发展是从属权利要求的保护主题和参考附图的描述的保护主题。附图说明在示意性附图指定的示例性实施例的基础上更详细地描述本专利技术。图1示出了公知的半导体元件的示意截面图；图2示出了根据本专利技术的半导体元件的示例实施例的示意截面图；和图3示出了击穿电阻与空间的关系曲线。在所有附图中，除非另外指定的，利用相同的附图标记表示相同或功能相同的元件。附图标记列表参考附图标记1半导体元件2衬底3源区4漏区5沟道区6栅极电介质7栅电极8LDD区9载荷子10LDD半导体元件D漏端子G栅端子S源端子R击穿电阻X空间坐标具体实施方式图1示出了公知的LDD半导体元件10的示意性的截面说明。这是LDD-MOSFET实施例中的场效应晶体管，只示出了围绕其漏端子(D)、栅端子(G)和源端子(S)的区域。以已知方法通过第一掺杂产生的两个相互相对的区—源区3和漏区4—设置在半导体衬底上，例如硅衬底上。所述区3、4分别经由源端子S和漏端子D导电接触连接。在所述区3、4之间的是具有第二掺杂的沟道区5，具有栅端子G的栅电极7通过例如由热二氧化硅(SiO2)制成的栅电介质6与该沟道区分开设置。由于在这种情况下涉及LDD-MOSFET，LDD区8在每种情况下设置在栅极电介质下连接源区3和漏区4的部分中的沟道区5内，所述LDD区具有比源区3和漏区4更低的掺杂。它们用于提高所谓的雪崩击穿电压。它们提高连接源区3、漏区4的边缘区域中的沟道区5和栅电介质6之间的击穿电阻(也见附图3)。如果提供这个LDD-MOSFET用作反熔丝，则源端子S和漏端子D短路，则后者和栅端子G被施加击穿电压U1，该电压U1具有使得栅电介质6变得能够导电而且不再具有绝缘性能的幅度。由于上述结构，所述击穿电压U1相对高，且位于大约5至6V的范围内。根据本专利技术，在图2中给出了MOSFET的结构的描述和将MOSFET作为反熔丝操作的方法，下面将进行解本文档来自技高网...

【技术保护点】
将ＭＯＳＦＥＴ用作反熔丝的方法，包括以下方法步骤：（Ｓ１）提供具有用于输运电流的沟道区（５）的ＭＯＳＦＥＴ，所述沟道区设置在源区（３）和漏区（４）之间且通过栅电介质（６）与栅电极（７）分开；（Ｓ２）在沟道区（５）中产生热载流 子；（Ｓ３）通过把热载流子引入栅电介质（６）中降低栅电介质（６）的绝缘性能；和（Ｓ４）施加通过栅电极（７）和沟道区（５）之间的热载流子减小的击穿电压（Ｕ２），用于栅电介质（６）的击穿。

【技术特征摘要】
DE 2005-5-20 102005023460.71.将MOSFET用作反熔丝的方法，包括以下方法步骤(S1)提供具有用于输运电流的沟道区(5)的MOSFET，所述沟道区设置在源区(3)和漏区(4)之间且通过栅电介质(6)与栅电极(7)分开；(S2)在沟道区(5)中产生热载流子；(S3)通过把热载流子引入栅电介质(6)中降低栅电介质(6)的绝缘性能；和(S4)施加通过栅电极(7)和沟道区(5)之间的热载流子减小的击穿电压(U2)，用于栅电介质(6)的击穿。2.根据权利要求1的方法，其特征在于击穿电压(U2)减小到在不把热载流子引入到栅电介质(6)中的情况下击穿栅电介质(6)所需的击穿电压(U1)的大约三分之二的值。3.根据权利要求1或2的方法，其特征在于在步骤(S2)中，通过快速交替源和漏电压的幅度和/或极性，在沟道区(5)中产生热载流子。4.根据权利要求3的方法，其特征在于交替的源和漏电压在所有情况下具有正和负电压成分，它们的负电压成分至少是它们的正电压成分的两倍。5.根据权利要求4...

【专利技术属性】
技术研发人员：T沙夫罗特，F尚伯格，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]