电气硅熔丝组件的使用方法技术

一种电气硅熔丝组件的使用方法，该电气硅熔丝组件包含有一多晶硅熔丝，使其一端串接一ＭＯＳ晶体管的漏极／源极，使其另一端则接一熔丝源极电压（Ｖ↓［ＦＳ］）；该ＭＯＳ晶体管具有一栅极，使其承受一栅极脉冲电压（Ｖ↓［ｇ］），其中该栅极脉冲电压是为两阶脉冲电压，包含有一在脉冲时间Ｔ↓［１］至Ｔ↓［ｐ］之间的预热脉冲电压Ｖ↓［ｐ］，以及在脉冲时间Ｔ↓［ｐ］至Ｔ↓［２］之间的最高脉冲电压Ｖ↓［ＩＨ］，其中该预热脉冲电压Ｖ↓［ｐ］小于该最高脉冲电压Ｖ↓［ＩＨ］的子阈值电压，且该两阶脉冲电压在脉冲时间Ｔ↓［１］至Ｔ↓［２］之外的时间，为最小脉冲电压Ｖ↓［ＩＬ］，而脉冲时间Ｔ↓［１］至Ｔ↓［ｐ］至少大于５微秒。

【技术实现步骤摘要】

本专利技术涉及一种电气硅熔丝(e-fuse)的使用方法，特别涉及一种以多阶脉冲电压(multi-level pulse voltage)烧断电气硅熔丝的方法。
技术介绍
随着半导体内存组件集成度的增加，相对地，产品的良率即可能下降。这是由于半导体制造步骤的复杂化以及困难度提高，在工艺步骤或者后段封装过程中难免由于微粒等污染因素的导入使组件产生缺陷。而为了提升良率，现有技艺是以一种称为冗余电路(redundancy circuit)的方法来取得想要的半导体内存组件的良率。前述的冗余电路中包括有多个多晶硅熔丝(poly-fuse)，假如经测试主要存储器阵列后发现有缺陷存储器，即可藉由烧断冗余电路中相对应的多晶硅熔丝，并以多余的存储器来取代有缺陷存储器，藉此修补该半导体内存组件。现有技艺烧断硅熔丝的方法可以用激光进行，而利用电气方式烧断多晶硅熔丝者又被称为电气硅熔丝(e-fuse)。现有电气硅熔丝包括有一多晶硅熔丝以及一晶体管串接该多晶硅熔丝。该晶体管包括一栅极，其设于一通道区上，以及设置于栅极两侧的漏极/源极区。一般，栅极包含有多晶硅层、硅化金属(silicide)层以及氮化硅盖层。多晶硅熔丝与晶体管的栅极结构相同，亦即由多晶硅层、硅化金属层以及氮化硅盖层堆栈而成。多晶硅熔丝一般呈细长条状图案，其一端外接一源极电压，其另一端则电连接于晶体管的漏极/源极区，而晶体管的另一漏极/源极区则通常为接地(GND)。晶体管的栅极是接至栅极电压(Vg)，并藉由控制栅极电压，可使一高电流在短时间内通过多晶硅熔丝，藉此烧断多晶硅熔丝。然而，现有技艺以电气烧断多晶硅熔丝的方法十分难以控制，因此造成修补良率(repair yield)的下降。请参照图1，其绘示的是现有用以烧断电气硅熔丝的脉冲电压示意图。现有用以烧断电气硅熔丝的脉冲电压为单一方形波，是由脉冲电压产生器产生。该单一方形波的最高电压值为VIH，而最低K电压值为VIL，通常最低电压值VIL为0V，而最高电压值VIH为晶体管的启始电压(threshold voltage，VTH)。藉由控制总脉冲时间(T2-T1)可使多晶硅熔丝由最初的低电阻值(约100欧姆)提高至数千、数万倍的高电阻值(百万欧姆)。由于现有用以烧断电气硅熔丝的脉冲电压，其最高电压值为VIH的工艺容许误差范围很小，通常需控制在5％范围以下，而超过此范围即会造成多晶硅熔丝的爆裂。此外，即使将最高电压值为VIH控制在前述的工艺容许误差范围内，仍然会有多晶硅熔丝被烧至爆裂的现象发生。由此可知，现有技艺的电气硅熔丝的烧断方法仍有缺陷以及进一步改进的空间。而在该
中，十分需要有一种改良的电气硅熔丝的烧断方法，可以克服前述问题，使其可靠度增加，并增加工艺容许误差范围，同时提升内存组件的修补良率。
技术实现思路
因此，本专利技术的目的即在提供一种烧断电气硅熔丝的方法，具有较宽裕的工艺容许误差范围，并具有较高的可靠度以及修补良率。根据本专利技术的较佳实施例，本专利技术是提供一种，该电气硅熔丝组件包含有一多晶硅熔丝，使其一端串接一MOS晶体管的漏极/源极，使其另一端则接一熔丝源极电压(VFS)；该MOS晶体管具有一栅极，使其承受一栅极脉冲电压(Vg)，其中该栅极脉冲电压是为两阶脉冲电压，包含有一在脉冲时间T1至Tp之间的预热脉冲电压Vp，以及在脉冲时间Tp至T2之间的最高脉冲电压VIH，其中该预热脉冲电压Vp小于该最高脉冲电压VIH的子阈值电压(sub-threshold voltage)，且该两阶脉冲电压在脉冲时间T1至T2之外的时间，为最小脉冲电压VIL。脉冲时间T1至Tp至少大于5微秒。该多晶硅熔丝的阻值经过该脉冲时间T1至T2之后提高到至少百万欧姆，而不产生爆裂现象。该多晶硅熔丝至少包含有一多晶硅层以及一硅化金属层迭设于该多晶硅层上，且该预热脉冲电压Vp是可用以预热该多晶硅层，使其电阻值降低。根据本专利技术的另一较佳实施例，本专利技术提供一种，该电气硅熔丝组件包含有一多晶硅熔丝，该使用方法是采用一多阶电流通过该多晶硅熔丝，包含有至少一在时间T1至Tp之间的第一预热电流Ip以及在脉冲时间Tp至T2之间大于该第一预热电流Ip的第二电流IIH，使该多晶硅熔丝的电阻产生变化。为了能更近一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本专利技术加以限制者。附图说明图1是现有用以烧断电气硅熔丝的脉冲电压示意图。图2是根据本专利技术的电气硅熔丝等效电路示意图。图3是多晶硅熔丝的平面示意图。图4是图3中的多晶硅熔丝沿着切线I-I的剖面示意图。图5是根据本专利技术较佳实施例用以烧断电气硅熔丝的两阶脉冲电压示意图。图6是根据本专利技术第二较佳实施例用以烧断电气硅熔丝的三阶脉冲电压示意图。图7是根据本专利技术第三较佳实施例用通过电气硅熔丝的二阶电流示意图。附图符号说明10电气硅熔丝组件 12多晶硅熔丝14MOS晶体管40基底41氧化层 42多晶硅层44硅化金属层 46氮化硅层48侧壁子 141 栅极142漏极/源极具体实施方式请参照图2至图4，其中图2绘示的是根据本专利技术的电气硅熔丝组件10等效电路示意图；图3绘示的是多晶硅熔丝的平面示意图；图4绘示的是图3中的多晶硅熔丝沿着切线I-I的剖面示意图。如图2所示，电气硅熔丝组件10包括有一多晶硅熔丝12以及一晶体管14串接多晶硅熔丝12，其中MOS晶体管14，例如NMOS晶体管，包括一栅极141，其设于一通道区上，以及两分开设置于栅极结构141两边的漏极/源极(S/D)区142。MOS晶体管14的栅极141是接至栅极脉冲电压(Vg)，并藉由控制栅极电压，可使一高电流Ids在短时间(小于1秒)内通过多晶硅熔丝12，藉此烧断多晶硅熔丝12。如图3所示，多晶硅熔丝12一般呈细长条状图案，其一端为FS端点，外接一源极电压VFS，其另一端则电连接MOS晶体管14的漏极/源极区142。如图2所示，MOS晶体管14的另一漏极/源极区142则通常为接地(GND)。栅极141包含有多晶硅层、硅化金属(silicide)层以及氮化硅盖层。多晶硅熔丝12与MOS晶体管14的栅极141结构相同，如图4所示，亦即由多晶硅层42、硅化金属层44以及氮化硅盖层46堆栈而成，多晶硅层42可形成在一氧化层41上，氧化层41则形成在基底40表面上。在多晶硅熔丝12的堆栈结构的侧壁上，形成有侧壁子48，如氮化硅侧壁子。根据本专利技术的较佳实施例，硅化金属层44为钴硅化金属(cobalt silicide)所构成，多晶硅层42可为P型掺杂多晶硅，但不限于此。在其它实施例中，多晶硅层42亦可为N型掺杂多晶硅所构成，而硅化金属层44可能为镍金属硅化物。请参照图5，其绘示的是根据本专利技术较佳实施例用以烧断电气硅熔丝的两阶脉冲电压示意图。根据本专利技术较佳实施例，用以烧断电气硅熔丝的脉冲电压为两阶方形波，其由脉冲电压产生器产生。该两阶方形波的最高脉冲电压值为VIH，而最低脉冲电压值为VIL，通常最低电压值VIL为0V，而最高脉冲电压值VIH为MOS晶体管14的启始电压(threshold voltage，VTH)，在最高脉冲电压值为VIH与最低脉冲电压值为VIL之间还有一预热脉冲电压Vp本文档来自技高网...

【技术保护点】
一种电气硅熔丝组件的使用方法，该电气硅熔丝组件包含有一多晶硅熔丝，使其一端串接一ＭＯＳ晶体管的漏极／源极，使其另一端则接一熔丝源极电压Ｖ↓［ＦＳ］；该ＭＯＳ晶体管具有一栅极，使其承受一栅极脉冲电压Ｖ↓［ｇ］，其中该栅极脉冲电压是为两阶脉冲电压，包含有一在脉冲时间Ｔ↓［１］至Ｔ↓［ｐ］之间的预热脉冲电压Ｖ↓［ｐ］，以及在脉冲时间Ｔ↓［ｐ］至Ｔ↓［２］之间的最高脉冲电压Ｖ↓［ＩＨ］，其中，该预热脉冲电压Ｖ↓［ｐ］小于该最高脉冲电压Ｖ↓［ＩＨ］的子阈值电压，且该两阶脉冲电压在脉冲时间Ｔ↓［１］至Ｔ↓［２］之外的时间，为最小脉冲电压Ｖ↓［ＩＬ］。

【技术特征摘要】
1.一种电气硅熔丝组件的使用方法，该电气硅熔丝组件包含有一多晶硅熔丝，使其一端串接一MOS晶体管的漏极/源极，使其另一端则接一熔丝源极电压VFS；该MOS晶体管具有一栅极，使其承受一栅极脉冲电压Vg，其中该栅极脉冲电压是为两阶脉冲电压，包含有一在脉冲时间T1至Tp之间的预热脉冲电压Vp，以及在脉冲时间Tp至T2之间的最高脉冲电压VIH，其中，该预热脉冲电压Vp小于该最高脉冲电压VIH的子阈值电压，且该两阶脉冲电压在脉冲时间T1至T2之外的时间，为最小脉冲电压VIL。2.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该两阶脉冲电压是两阶方形脉冲波。3.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该多晶硅熔丝的阻值经过该脉冲时间T1至T2之后提高至至少百万欧姆，而不产生爆裂现象。4.如权利要求3所述的电气硅熔丝组件的使用方法，其中，该脉冲时间T1至T2约为200微秒左右。5.如权利要求1所述的电气硅熔丝组件的使用方法，其中，脉冲时间T1至Tp至少大于5微秒。6.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该最小脉冲电压VIL为0伏特。7.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该MOS晶体管的另一漏极/源极为接地。8.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该预热脉冲电压Vp介于70％VIH至90％VIH之间。9.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该多晶硅熔丝至少包含有一多晶硅层以及一硅化金属层迭设于该多晶硅层上，且该预热脉冲电压Vp是可用以预热该多晶硅层，使其电阻值降低。10.如权利要求9所述的电气硅熔丝组件的使用方法，其中，该多晶硅层为P型掺杂多晶硅层。11.如权利要求9所述的电气硅熔丝组件的使用方法，其中，该硅化金属层为钴硅化金属层。12.如权利要求1所述的电气硅熔丝组件的使用方法，其中，该熔丝源极电压VFS为一正电压。13.一种电气硅熔丝组件的使用方法，该电气硅熔丝组件包含有一多晶硅熔丝，使其一端串接一MOS晶体管的漏极/源极，使其另一端则接一熔丝源极电VFS；该MOS...

【专利技术属性】
技术研发人员：陈贝翔，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]