本发明专利技术提供一种封装结构，其包含一第一基板和一第二基板，其中第一基板的上表面具有一预定区域，一具有第一高度的第一封环位于第一基板的上表面，且设置于上述预定区域之外围，并与第二基板的下表面连接，一具有小于第一高度的第二高度的第二封环位于第一基板的上表面，且设置于第一封环的外围，并与第一封环相围成一沟道，以及一位于沟道中的封装胶体。本发明专利技术的封装结构可有效提供黏着性和气密性、减少封装胶体的使用量，并可避免污染组件区域。
【技术实现步骤摘要】
封装结构方法
本专利技术有关于 一 种封装结构，且特别是关于 一 种可增加 黏着性和气密性，并有效减少封装胶体使用量以及避免污染 组件区域的封装结构。
技术介绍
由于半导体组件、微机电组件(MEMS)、或光电组件等电子组件員有微小精细的电路及构造，因此为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需藉由封装技术来提供上述电子组件有关电能传送(PowerDistribution)、信 号传送 (SignalDistribution),热量散失(Heat Dissipation)，以及保护与支持 (Protection and Support)等功會fe 。大多数的封装技术都是将晶圆分离成独立的芯片后，再 完成封装的程序，而晶圆级封装则是以整片晶圆为封装对象， 而并非如现有封装技术的以单 一 芯片为封装标的，因此封装 与测试均在晶圆尚未切割前完成，如此可省却大量人工成本 以及縮短制造时间。因而，晶圆级封装是 一 种高度整合的封 装技术，也是半导体封装技术的趋势。图1为 一 现有电子组件的封装结构100的剖面示意图。封装结构100主要包含一基板102，以及位于基板102表面一作动 区104上的电子组件106，例如一微机电组件。为有效阻隔外 界大气或粉尘对电子组件106或电路造成侵蚀或破坏，进而影 响电子组件106的可靠度及寿命，现有的封装技术乃利用一混 合有间隔球(spacer ball)110的封闭框胶11 2于基板1 02的作动 区104的边缘外划出—封胶道，并将另一基板108，例如一玻 璃基板，覆盖于电子组件106上，且将两基板102和108相互压 合，利用封闭框胶112将两者黏结，而封闭框胶112中的间隔 球IIO则可用以于基板102与另 一基板108间提供一 间隙114， 作为 一 容纳电子组件106本身或其作动的空间。然而在压合过程中，如果封闭框胶112中的间隔球110大 小不一，亦或者形成聚集或分布不均，则容易造成两基板102 和108结合后的高度异常，或因压合力不均而使得上述间隔球 110滚动或滑动，造成对位不准确。另外，由于封闭框胶112 是 一 体积不固定的可流动胶体，因此在压合时容易造成封闭 框胶11 2流动至基板1 02的作动区1 04而形成污染，因此在现有 的电子组件106的封装结构IOO中，上述封闭框胶112的涂布 量、压合力与自由移动的间隔球1 10均会影响上述封闭框胶 11 2的覆盖面积、间隙高度和对位的准确性。有鉴于上述利用含有间隔球的封闭框胶控制两基板间的 间隙高度和密封度所衍生的作动区污染、间隙高度和对位准 确性等问题，台湾专利公告第1222705号提供了 一种晶圆级封 装方法及结构，其利用半导体制程形成一间隙壁墙，并藉由 此间隙壁墙的高度来控制半导体晶圆及可透光基板间的间隙的均匀性，且将 一 封闭框胶涂置于间隙壁墙的内侧侧壁或外 侧侧壁，精确地控制封闭框胶的位置及范围，而有效縮短封闭框胶与作动区或显示区的距离，进 一 步控制组件的尺寸宽度的稳定性。尽管该台湾1222705号专利所揭示的技术方案可 有效控制两基板间的间隙高度，并可避免作动区污染等问题，但由于封闭框胶为一体积不固定的可流动胶体，因此涂置于间隙壁墙的内侧侧壁或外侧侧壁的封闭框胶较不易准确地控制其涂布量，更顾及不上胶体的使用成本以及黏着性和气密性等问题了 。有鉴亍此，为增加电子组件的可靠度及寿命，本领域从业者正极力寻求 一 禾中可均匀控制两基板间的间隙高度，以及具有极佳气密性的封装结构，并且最好是一种可减少胶体使用量，并适用， 曰曰圆级封装，以减少制作成本及繁琐步骤的封装结构。
技术实现思路
本专利技术的目的之 一 在于提供 一 种封装结构，其可有效减 少封装胶体的使用量c本专利技术的另 一 目的则在于提供 一 种封装结构，其不仅可 有效控制封装胶体所在的位置，并可避免污染组件所在的区域。本专利技术的再—■目的则在于提供 一 种封装结构，其具有良好的黏着性和气密性，可有效阻隔外界大气或粉尘对组件或电路造成侵蚀或破坏，防止该些不利因素影响电子组件的可靠度及寿命。为实现上述目的，本专利技术采用如下技术方案本专利技术提供 一 种封装结构，其包含一第一基板和一第基板， 其中第一基板的上表面具有 一 预定区域，而 一 具有第一高度的第封环则位于第一基板的上表面，且设置于上述预定区域的外围，并与第二基板的下表面连接，而 一 具有第一咼度小于第一高度的第二封环则位于第 一 基板的上表面，且设置于第-一封环的外围，并与第 一 封环相围成一沟道，以及_一位于沟道中的封装胶体上述封装结构还包含一第三封环，位于第基板的下表面上，并且对应于沟道的位置。该第三封环具有一小于第一高度的第三咼度。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下附图说明图1为 一 现有电子组件的封装结构的剖面示意图； 图2显示根据本专利技术 一 实施例的基板的概略俯视图；图3显示根据本专利技术 一 实施例的封装结构的剖面示意图；图4为根据本专利技术另 一 实施例的封装结构的剖面示意图。具体实施方式本专利技术举列 一 些实施例详述如下，其中所参考的相关附 图并未依据实际比例绘制，附图的作用仅在于表达本专利技术的结构特征。另外，除r下面所提出的实施例外，本专利技术也可广泛地施行于其它的实施例中，即，本专利技术的范围不受实施 例限定，而以本专利技术所提出的权利要求范围为准。图2显示了根据本专利技术 一 实施例的基板200的概略俯视 图。基板200，例如--半导体晶圆，其上表面划分有一个或一 个以上的预定区域202 ，而 一 个或 一 个以上的组件204则设置 于上述预定区域202中，亦即预定区域202可作为例如 一 组件 区域。上述组件204可包含半导体组件、微机电组件，及/或其 它电子组件，及/或上述各类组件的组合，但本专利技术并非以此 为限。在此实施例中，上述组件204以 一 互补式金氧半组件/微机 电组件为例而用以说明本实施例。于上述基板200具有组件 204的上表面处设置一第一封环206于预定区域202的外围，并 于基板200的上表面处设置 一 第二封环208于上述第 一 封环 206的外围，而与第一封环206相围成一沟道210。上述第一封 环206和第二封环208可先利用例如电镀法、蒸镀法、溅镀法、 化学气相沉积法或其它成膜方式，先行形成一膜层，接着再 经由 一 半导体制程而于基板200上直接形成，而上述封环可包 含金属、陶瓷、或其它材质，例如铜、或氧化硅等，本专利技术 并非以此为限，本领域的普通技术人员均可利用 一 额外提供 的封环结构而黏着固定于基板200的上表面，且第 一 封环206 与第二封环208还可依据不同方法所提供，并可为相同或不同 的材质，本专利技术并非以此为限。图3显示的是根据本实施例的封装结构300的剖面示意 图。上述第-一封环206具有第一高度，第二封环208具有第二 高度，且此第二高度小于第 一 封环206的第 一 高度。在此实施 例中，首先于沟道21()中提供一封装胶体212，由于封装胶体 2 1 2为 一 体积不固定的可流动胶体，因此藉由上述第 一 封环 206与第二封环208所包围而成的沟道本文档来自技高网...
【技术保护点】
一种封装结构，包含一第一基板和一第二基板，该第一基板的一上表面具有一预定区域；其特征在于：该封装结构还包括一第一封环，其具有一第一高度，该第一封环位于第一基板的上表面之上，且设置于预定区域的外围，并连接于第二基板的一下表面；一第二封环，其具有一小于第一高度的第二高度，该第二封环位于第一基板的上表面上，且设置于该第一封环的外围，并与第一封环相围成一沟道；以及一封装胶体，位于沟道中。
【技术特征摘要】
1.一种封装结构，包含一第一基板和一第二基板，该第一基板的一上表面具有一预定区域；其特征在于该封装结构还包括一第一封环，其具有一第一高度，该第一封环位于第一基板的上表面之上，且设置于预定区域的外围，并连接于第二基板的一下表面；一第二...
【专利技术属性】
技术研发人员：黄正维，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。