半导体器件制造技术

本发明专利技术公开了一种半导体器件。更具体地，提供了一种即使内部电路电源焊盘和内部电路ＧＮＤ焊盘形成在内部电路区域中也能充分地保护内部电路免遭静电放电侵害的技术。内部电路电源焊盘和内部电路ＧＮＤ焊盘设置在半导体芯片的核心区域中。在内部电路电源焊盘和内部电路ＧＮＤ焊盘之间进一步形成内部电路。在内部电路电源焊盘和内部电路ＧＮＤ焊盘之间进一步形成用于保护内部电路免受浪涌电流侵害的静电保护电路。每个静电保护电路包括用于促使浪涌电流流入的放电电路以及用于控制放电电路的控制电路。本发明专利技术的特征在于放电电路放置在核心区域中，控制电路放置在Ｉ／Ｏ区域中。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，具体地说，涉及有效地用于半导体 器件的静电保护的技术，在该半导体器件中内部电路电源焊盘放置在 非I/O区域的地方。
技术介绍
日本未审查专利公开No. 2006-100606 (专利文献1)公开了 一种 用于保护具有多个在不同电压下运行的内部电路的半导体器件免受 单独的内部电路之间发生的静电击穿的技术。具体地说，用RC定时 器保护电路作为静电保护电路并放置在内部电路区域(核心区域)中。专利文献II日本未审查专利公开2006-100606
技术实现思路
除了 DRAM (动态随机存取存储器)、SRAM (静态随机存取 存储器)、非易失性存储器等等形成在半导体芯片上的存储器产品之 外，半导体器件还包括称为SOC (芯片上系统)的产品。SOC形成 具有安装在单个半导体芯片中的逻辑电路、微型计算机和存储器的系 统。组成SOC的半导体芯片的布局的例子在图14中示出。如图14 所示，半导体芯片100具有矩形形状和核心区域(内部电路区域)101，在该核心区域中内部电路形成在其中心区域。在半导体芯片100的围 绕核心区域的外围部分中，形成1/0区域102。在1/0区域102，形成 结合焊盘和输入/输出电路(I/O电路)。具体地说，结合焊盘包括信 号焊盘103、内部电路电源焊盘105a、内部电路GND(接地)焊盘105b、 I/O电路电源焊盘107a、 I/O电路GND焊盘107b。输入/输出电路104耦接到信号焊盘103，从而通过输入/输出电 路104电耦接到形成在内部电路区域101中的内部电路。换句话说， 用作内部电路和位于半导体芯片100之外的外部电路之间的接口的电 路是输入/输出电路104，信号焊盘103作为端子耦接到输入/输出电路 104。向内部电路电源焊盘105a施加用于驱动内部电路的电源电压 Vdd。从内部电路电源焊盘105a到内部电路形成导线，用于向内部电 路提供电源电压Vdd。类似地，向内部电路GND焊盘105a施加参考 电位(地电位)Vss。从内部电路GND焊盘105b到内部电路形成导 线，用于向内部电路提供参考电位Vss。向I/O电路电源焊盘107a施加用于驱动输入/输出电路104的电 源电压Vccq。类似地，向I/O电路GND焊盘107b施加参考电位Vssq。由此，半导体芯片100具有信号焊盘103、内部电路电源焊盘 105a、内部电路GND焊盘105b、 I/O电路电源焊盘107a以及I/O电 路GND焊盘107b。在半导体芯片的运输期间，这些焊盘可能与人体 接触并产生ESD (静电放电)。例如，当任何用于向内部电路提供电 源电位Vdd的内部电路电源焊盘105a产生ESD时，浪涌电流流入耦 接到内部电路电源焊盘105a的内部电路中，从而击穿组成该内部电 路的元件(MISFET (金属绝缘体半导体场效应晶体管)等)。为了保护内部电路免受由静电放电导致的浪涌电流，在内部电路 电源焊盘105a和内部电路GND焊盘105b之间设置了静电保护电路 106。类似地，为了保护输入/输出电路104免受由静电放电导致的浪 涌电流，在I/O电路电源焊盘107a和I/O电路GND焊盘107b之间 设置静电保护电路108,而且还在输入/输出电路104中设置静电保护电路。这些静电保护电路通常形成在1/0区域中。下面利用浪涌电流施加到任何内部电路电源焊盘105a的情况为 例描述静电保护电路对内部电路的保护。图15是示出在浪涌电压施 加到内部电路电源焊盘105a时对内部电路的保护。如图15所示，例 如由CMISFET(互补MISFET )组成的内部电路形成在核心区域101 中，并且向内部电路提供电源电位Vdd和参考电位Vss。另一方面， 用于向内部电路提供电源电位Vdd和参考电位Vss的导线延伸到I/O 区域102。在I/0区域中，用于提供电源电位Vdd的导线耦接到内部 电路电源焊盘105a。类似地，在I/0区域中，用于提供参考电位Vss 的导线耦接到内部电路GND焊盘105b。在I/0区域中，静电保护电 路106形成在内部电路电源焊盘105a和内部电路GND焊盘105b之 间。在此假定由静电放电导致的浪涌电压施加在内部电路电源焊盘 105a上。响应于此，静电保护电路106运行，使得浪涌电流流入静电 保护电路。通过这样促使浪涌电流流入静电保护电路106，可以防止 浪涌电流流入在核心区域101中形成的内部电路。因此，应当理解可 以通过设置静电保护电路106保护内部电路免受静电放电侵害。近年来，已经缩小了半导体芯片的尺寸，特别是在半导体芯片中 形成的内部电路的微型化得到了促进。另一方面，尤其是SOC产品 和形成微型计算机的产品在性能和多功能方面得到了增加。因此，形 成在半导体芯片中的结合焊盘的数量增大了。这产生了以下问题即 使内部电路被微型化以减小半导体芯片的尺寸，仍然无法实现半导体 芯片的尺寸缩小。也就是说，即使内部电路微型化，形成在半导体芯 片的外围部分中的结合焊盘的数量还是增加了，从而面临半导体芯片 的尺寸主要由形成在I/O区域中的结合焊盘和1/0电路确定的情况。考虑到这种情况，考察了也在核心区域(内部电路区域)形成在 I/O区域中形成的结合焊盘的技术。图16是示出形成在半导体芯片 110中的焊盘不仅形成在I/O区域102，而且形成在核心区域101中 的图。如图16所示，内部电路电源焊盘105a和内部电路GND焊盘105b形成在核心区域101上。此外，信号焊盘103、 1/0电路电源焊 盘107a、I/O电路GND焊盘107b中的一些也形成在核心区域101中。 因此，可以减小形成在1/0区域102中的焊盘数量，从而有利于半导 体芯片110的尺寸减小。在将注意力集中在内部电路电源焊盘105a和内部电路GND焊 盘105b时，耦接到内部电路电源焊盘105a和内部电路GND焊盘105b 的静电保护电路106形成在I/O区域102中。由此，在图16所示的 半导体芯片110的结构中，内部电路电源焊盘105a和内部电路GND 焊盘105b形成在核心区域101中，而静电保护电路106形成在I/O 区域102中。在这种情况下，当静电放电导致的浪涌电压施加到任何 内部电路电源焊盘105a时，会产生对应的内部电路可能无法得到充 分保护的问题。下面描述该问题。图17是示出当内部电路电源焊盘105a和内部 电路GND焊盘105b放置在核心区域101而静电保护电路106形成在 I/O区域102中时浪涌电压施加到内部电路电源焊盘105a的图。如图17所示，当浪涌电压施加到内部电路电源焊盘105a时，出 现以下可能性与放置在I/O区域102中的静电保护电路106相比， 紧接位于内部电路电源焊盘105a之下的内部电路在阻抗方面更低， 并且更可能耦接到内部电路电源烊盘105a和内部电路GND焊盘105b 之间。也就是说，由于内部电路电源焊盘105a和内部电路形成在相 同的核心区域101中，因此它们之间的布线距离较短。相比较而言， 内部电路电源焊盘105a形成在核心区域101，而静电保护电路106形 成在1/0区域102中，从而它们之间的布线距离或者将内部电路电源 焊盘105a耦接到静电保护电路106的导线更长。结果本文档来自技高网...

【技术保护点】
一种包括半导体芯片的半导体器件，该半导体芯片包括：　　　　ａ．Ｉ／Ｏ区域，其中形成用作与外部电路的接口的输入／输出电路；　　　　ｂ．内部电路区域，其不同于Ｉ／Ｏ区域，而且在该内部电路区域中形成内部电路，其中用于向内部电路提供源功率的内部电路电源焊盘形成在内部电路区域上，　　　　其中内部电路电源焊盘耦接到静电保护电路，并且　　　　构成静电保护电路的一部分的电路形成在内部电路区域中。

【技术特征摘要】
JP 2007-1-22 2007-0116611.一种包括半导体芯片的半导体器件，该半导体芯片包括a.I/O区域，其中形成用作与外部电路的接口的输入/输出电路；b.内部电路区域，其不同于I/O区域，而且在该内部电路区域中形成内部电路，其中用于向内部电路提供源功率的内部电路电源焊盘形成在内部电路区域上，其中内部电路电源焊盘耦接到静电保护电路，并且构成静电保护电路的一部分的电路形成在内部电路区域中。2. 根据权利要求l所述的半导体器件，其中静电保护电路具有用于对浪涌电流放电的放电电路以及用 于控制放电电路的控制电路，并且所述放电电路形成在内部电路区域中。3. 根据权利要求2所述的半导体器件，其中控制电路形成在I/O 区域中。4. 根据权利要求l所述的半导体器件， 其中半导体芯片具有矩形形状，I/O区域沿着半导体芯片的外部外围部分形成，并且 内部电路区域形成在不同于I/O区域的内部区域中。5. 根据权利要求4所述的半导体器件，其中静电保护电路具有用于对浪涌电流放电的放电电路以及用 于控制放电电路的控制电路，并且所述放电电路形成在内部电路区...

【专利技术属性】
技术研发人员：高桑浩一郎，田中一雄，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]