一种半导体器件（１），其包括：ＭＯＳ晶体管（１０）和（７０）以及ＭＯＳ变容二极管（２０）。晶体管（１０）和（７０）以及变容二极管（２０）形成在相同的半导体衬底（３０）上。晶体管（１０）和（７０）的栅绝缘膜（１５）和（７５）是形成在半导体衬底（３０）中的晶体管的栅绝缘膜中最薄的栅绝缘膜。变容二极管（２０）的栅绝缘膜（２５）的厚度大于栅绝缘膜（１５）和（７５）的厚度。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件。
技术介绍
图3是示出常规半导体器件的截面图。在常规半导体器件100中， 晶体管120和140以及变容二极管130形成在p型半导体衬底IIO上。 晶体管120和140以及变容二极管130全部是金属氧化物半导体(MOS) 型。晶体管120是p沟道型，并且包括n型阱区121、 p+型扩散层122、 n+型扩散层123、栅绝缘膜124和栅电极125。扩散层122用作晶体管 120的源-漏区。晶体管140是n沟道晶体管，并且包括p型阱区141、 n+型扩散层142、 p+型扩散层143、栅绝缘膜144和栅电极145。扩散 层142用作晶体管140的源-漏区。变容二极管130包括n型阱区131、 n+型扩散层132、栅绝缘膜134和栅电极135。在与形成变容二极管130 的栅绝缘膜134的同时，同时形成晶体管120和140的栅绝缘膜124 和144，并且这些膜具有相同的厚度。涉及本专利技术的现有技术文献包括日本专利特开No.2004-311,858; 日本专利特开No.2004-214,408;日本专利特开No.2004-235,577;日本 专利特开No.2004-229，102;和Ali Hajimiri等人的Design Issues in CMOS Differential LC Oscillators, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1999年5月，第5期，34巻，717至724页。本专利技术人已经认识到如下。如图4所示，随着变容二极管的栅绝缘膜的厚度变得更薄，会增加变容二极管的调谐灵敏度(AC/AV)。因 此，在常规技术中已经进行了用于有效地提供更薄厚度的变容二极管 的栅绝缘膜的研究(例如，参见日本专利特开No.2004-311,858)。在 图4中，纵坐标表示电容C (任意定标)，而横坐标表示栅电压V(任 意定标)。线Cl和线C2分别表示使用具有2.0nm厚度和具有1.4nm 厚度的变容二极管的栅绝缘膜的情况下的结果。然而，因为对于栅电压的较小改变，较高的调谐灵敏度会使得电 容过量地变化，所以引发了很难实现微调电容的问题。近年来，由于 制造半导体器件工艺的发展，栅绝缘膜的厚度日益变薄，出现了这种 问题。
技术实现思路
根据本专利技术的一个方面，提供一种半导体器件，其包括设置在 半导体衬底中的MOS型晶体管；和设置在半导体衬底中的MOS型变 容二极管；其中变容二极管的栅绝缘膜比晶体管的栅绝缘膜中最薄的 栅绝缘膜厚。在该半导体器件中，变容二极管的栅绝缘膜形成为比晶体管的栅 绝缘膜中最薄的栅绝缘膜厚。这可以避免变容二极管的栅绝缘膜的厚 度过薄以至超过需要，即使晶体管的栅绝缘膜的厚度日益减小。更具 体地讲，可以避免变容二极管的过高的调谐灵敏度。根据本专利技术，可以获得包括变容二极管的半导体器件，其允许很 容易地实现电容微调。附图说明结合附图，由下面某些优选实施例的描述，本专利技术的上述和其它 目的、优点和特征将变得更加显而易见，其中图1是示出根据本专利技术的半导体器件的实施例的截面图；图2是示出变容二极管的LC-VCO的电路示意图；图3是示出常规半导体器件的截面图；和图4是示出变容二极管的电容和栅电压关系的图表。具体实施方式现在将在这里参考示范性实施例描述本专利技术。本领域的技术人员 将认识到，利用本专利技术的教导可以实现许多选择性实施例，并且本发 明并不限于以说明为目的而示出的实施例。参考附图，将描述根据本专利技术的示范性实施例。在所有图中，相 同的附图标记指定给图中共同出现的元件，并且将不再重复它们的详 细描述。图1是示出根据本专利技术的半导体器件的实施例的截面图。半导体 器件1包括晶体管10和70以及变容二极管20。该晶体管10和70是 金属氧化物半导体(MOS)场效应晶体管(MOSFET)。变容二极管 20是MOS型变容二极管。晶体管10和70以及变容二极管20形成在 相同的半导体衬底30中。在本实施例中，半导体衬底30是p型硅衬 底。晶体管10是p沟道晶体管，并且包括n型阱区11、 p+型扩散层 12和13、 n+型扩散层14、栅绝缘膜15和栅电极16。.阱区11形成在 半导体衬底30中。扩散层12、 13和14形成在阱区11中。扩散层12 和13用作晶体管10的源-漏区。扩散层12和13分别连接到源-漏端子 42和44。扩散层14也连接到阱端子46。阱端子46被通过扩散层14 电连接到阱区11。栅绝缘膜15是形成在半导体衬底30中的晶体管的 栅绝缘膜中的最薄的栅绝缘膜。栅电极16被通过栅绝缘膜15提供在 半导体衬底30的上方。栅电极16连接到栅端子48。晶体管70是n沟道晶体管，并且包括p型阱区71、 n+型扩散层72和73、 p+型扩散层74、栅绝缘膜75和栅电极76。阱区71形成在 半导体衬底30中。扩散层72、 73和74形成在阱区71中。扩散层72 和73用作晶体管70的源-漏区。扩散层72和73分别连接到源漏端子 82和84。扩散层74也连接到阱端子86。阱端子86被通过扩散层74 电连接到阱区11。栅绝缘膜75是形成在半导体衬底30中的晶体管的 栅绝缘膜中最薄的栅绝缘膜。栅电极76被通过栅绝缘膜75提供在半 导体衬底30的上方。栅电极76连接到栅端子88。变容二极管20包括n型阱区21、 n+型扩散层22 (第一扩散层)、 n+型扩散层23 (第二扩散层)、栅绝缘膜25和栅电极26。阱区21形 成在半导体衬底30中。扩散层22和23形成在阱区21中。扩散层22 提供在栅电极26的一侧，而扩散层23提供在栅电极26的另一侧。扩 散层22和23连接到公共阱端子52。换句话说，扩散层22和23相互 电连接。阱端子52被通过扩散层22和23电连接到阱区21。栅电极 26被通过栅绝缘膜25提供在半导体衬底30上。栅电极26连接到栅端 子54。通过改变栅电压，或者换句话说通过改变施加到阱端子52和栅 端子54之间的电压，可以改变变容二极管20的电容。变容二极管20的栅绝缘膜25的厚度大于栅绝缘膜15和75的厚 度。栅绝缘膜15和75的典型厚度例如是1.4mn。栅绝缘膜25的典型 厚度例如是2.0nm。图2是示出变容二极管的LC谐振-电压控制振荡器(LC-VCO) 的电路示意图。该LC-VCO 60提供在，例如，芯片上系统(SOC)结 构中。LC-VCO60连接在电源和地之间。LC-VCO60从电源向地按顺 序被设置有感应器部分62、可变电容器部分63、负电阻器部分64和 电流调整器部分65。感应器部分62提供有两个螺旋形的感应器62a和62b。每个螺旋 形感应器62a和62b的一端连接到电源。螺旋形感应器62a和62b的另一端分别连接到输出端子66a和66b。可变电容器部分63提供有两个变容二极管63a和63b。变容二极 管63a和63b的一端(例如，阱端子)分别连接到输出端子66a和66b。 变容二极管63a和63b的另一端(例如，栅极端子)连接到公共控制端 子66c。每个变容二极管63a和63b的构造都与图1中示出的变容二极 管20相同。变容二极管63a和63b的栅绝缘膜的厚度可以等于之后论述的晶 体管64a、 64b和65a的栅绝缘膜的厚度，或本文档来自技高网...
【技术保护点】
一种半导体器件，包括： 设置在半导体衬底中的金属－氧化物－半导体（ＭＯＳ）型晶体管；和 设置在所述半导体衬底中的ＭＯＳ型变容二极管； 其中，所述变容二极管的栅绝缘膜比所述晶体管的栅绝缘膜中最薄的栅绝缘膜厚。
【技术特征摘要】
JP 2007-4-16 2007-1073271.一种半导体器件，包括设置在半导体衬底中的金属-氧化物-半导体(MOS)型晶体管；和设置在所述半导体衬底中的MOS型变容二极管；其中，所述变容二极管的栅绝缘膜比所述晶体管的栅绝缘膜中最薄的栅绝缘膜厚。2. 如权利要求l所述的半导体器件，其中，所述变容二极管组成 LC谐振型电压控制振荡器。3. 如权利要求2所述的半导体器件，其中，所述变容二极管的所 述栅绝缘膜比组成所述电压控制振荡器的晶体管的栅绝缘膜厚。4. 如权利要求...
【专利技术属性】
技术研发人员：中柴康隆，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。