具有电荷存储位置的存储器制造技术

一种存储器，它具有邻接半导体结构（１１０５）面对的侧壁的栅结构，包括沟道区（１７２５）以及栅结构与面对的侧壁之间的多个电荷存储位置（１７１３、１７１５、１７０９、１７１１）。沟道区位于在一个实施例中用作源／漏区的二个电流端子区之间。存储单元可以被提供在存储单元阵列（１８０１）中，其中，一个栅结构被耦合到一个字线，而另一个栅结构被耦合到另一个字线。在一个实施例中，各个单元包括４个电荷存储位置，各存储１位数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及到存储器，具体地说是涉及到具有电荷存储位置的存储器。
技术介绍
一些存储器(例如非易失存储器)利用晶体管的电荷存储位置来存储数据。这种存储器的例子包括薄膜存储器和浮栅存储器。这种类型的存储器可以用平面CMOS晶体管来实现。由于接触面积要求之类的按比例缩小能力限制，提供平面晶体管的存储器中的电荷存储位置的密度可能受到限制。而且，可能难以在具有非平面晶体管的集成电路中提供具有平面晶体管的存储器。所希望的是一种解决上述问题的存储器。
技术实现思路
根据本专利技术的一方面，提供一种存储器件，它包括衬底；衬底上的半导体结构，此半导体结构包括第一电流区与第二电流区之间的沟道区，此半导体结构具有第一侧壁和第二侧壁，第二侧壁面对第一侧壁；邻接第一侧壁的栅结构，沟道区包括沿邻接栅结构的第一侧壁而安置的部分；以及电荷存储位置，它至少包括位于第一侧壁与栅结构之间的部分。根据本专利技术的另一方面，提供一种包括上述的存储器件的存储器阵列，此存储器阵列还包括耦合到所述栅结构的第一字线；耦合到所述第二栅结构的第二字线；其中，第一电压被施加到第一字线，第二电压被施加到第二字线，以便读取电荷存储位置；其中，第二电压被施加到第一字线，第一电压被施加到第二字线，以便读取第二电荷存储位置。根据本专利技术的另一方面，提供一种存储器，它包括多个存储单元，各个存储单元具有第一栅结构、第二栅结构、第一掺杂区、第二掺杂区、以及邻接第一栅结构和第二栅结构且位于第一掺杂区与第二掺杂区之间的沟道区，其中，各个多个存储单元包括4个存储位置；第一行多个存储单元，它们具有耦合到第一字线的第一栅结构和耦合到第二字线的第二栅结构；第二行多个存储单元，它们具有耦合到第三字线的第一栅结构和耦合到第四字线的第二栅结构；包括第一行和第二行中的第一部分的第一列多个存储单元，它们具有耦合到第一位线的第一掺杂区和耦合到第二位线的第二掺杂区；以及包括第一行和第二行中的第二部分的第二列多个存储单元，它们具有耦合到第二位线的第一掺杂区和耦合到第三位线的第二掺杂区。根据本专利技术的另一方面，提供一种对上述的存储器的位于第一行和第一列的存储单元的第一电荷存储位置进行编程的方法，它包括将第一正电压施加到第一字线，将第一负电压施加到第二字线，将第一负电压施加到第二位线，将比第一负电压负得更少的第二负电压施加到第一位线，将不高于地的电压施加到第三和第四字线，以及将第一负电压施加到第三位线。根据本专利技术的另一方面，提供一种对上述的存储器的位于第一行和第一列的存储单元的第一存储位置进行擦除的方法，它包括将第一负电压施加到第一字线，将第一正电压施加到第一位线，以及将不高于地电位的电压施加到第二和第三位线以及第二、第三、第四字线。根据本专利技术的另一方面，提供一种制作半导体器件的方法，它包括提供衬底；在衬底上提供半导体结构，此半导体结构具有第一侧壁、第二侧壁、以及顶部表面；在半导体结构中形成第一导电类型的第一区；在半导体结构中形成第一导电类型的第二区；在半导体结构中的第一区与第二区之间形成第二导电类型的沟道区；形成邻接第一侧壁的第一栅结构；以及形成至少包括位于第一侧壁与第一栅结构之间的部分的第一电荷存储位置。附图说明参照附图，本
的熟练人员可以更好地理解本专利技术及其各种目的、特点、以及优点。图1是根据本专利技术的晶体管制造阶段中半导体晶片一个实施方案的局部侧面剖面图。图2是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部等角图。图3是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部等角图。图4是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图5是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图6是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图7是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图8是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图9是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部等角图。图10是根据本专利技术的晶体管制造另一阶段中半导体晶片一个实施方案的局部侧面剖面图。图11是根据本专利技术的晶体管制造阶段中半导体晶片另一个实施方案的局部侧面剖面图。图12是根据本专利技术的晶体管制造另一阶段中半导体晶片另一个实施方案的局部侧面剖面图。图13是根据本专利技术的晶体管制造另一阶段中半导体晶片另一个实施方案的局部侧面剖面图。图14是根据本专利技术的晶体管制造另一阶段中半导体晶片另一个实施方案的局部侧面剖面图。图15是根据本专利技术的晶体管制造另一阶段中半导体晶片另一个实施方案的局部侧面剖面图。图16是根据本专利技术的晶体管制造另一阶段中半导体晶片另一个实施方案的局部等角图。图17是根据本专利技术的晶体管另一个实施方案的局部切开的俯视图。图18是根据本专利技术的存储器阵列一个实施方案的示意图。图19列举了用来对根据本专利技术的存储器阵列的电荷存储位置进行编程、擦除、以及读取的施加到存储器阵列的位线和字线的一组电压的一个实施方案的表格。图20列举了用来对根据本专利技术的存储器阵列的另一电荷存储位置进行编程、擦除、以及读取的施加到存储器阵列的位线和字线的一组电压的一个实施方案的表格。图21列举了用来对根据本专利技术的存储器阵列的电荷存储位置进行编程、擦除、以及读取的施加到另一存储器阵列的位线和字线的一组电压的另一个实施方案的表格。图22列举了用来对根据本专利技术的存储器阵列的另一电荷存储位置进行编程、擦除、以及读取的施加到另一存储器阵列的位线和字线的一组电压的另一个实施方案的表格。在不同的附图中采用相同的参考号来表示完全相同的元件，除非另有说明。具体实施例方式下面对实施本专利技术的模式进行详细的描述。此描述是示例性的而不是为了限制本专利技术。图1示出了根据本专利技术的具有独立栅结构的晶体管制造阶段中半导体晶片一个实施方案的局部侧面剖面图。晶片101包括具有绝缘层103的衬底。结构104已经被形成在绝缘层103上。结构104包括形成在绝缘层103上的半导体结构部分105、形成在半导体结构部分105和层103上的介质部分111(例如二氧化硅)、以及位于部分111和部分105上的氮化物部分109。在一个实施方案中，借助于在层103上淀积半导体材料层，在半导体层上形成介质层(例如用半导体层的热氧化或用高K介质的原子层淀积方法)，然后在介质上淀积氮化物层，来形成结构104。然后对半导体层、介质层、以及氮化物层进行图形化以形成结构104。然后，在半导体结构部分105的侧壁上形成介质层106。如稍后要示出的那样，晶体管的沟道区和电流端子区被形成在结构104的半导体结构部分105中。在一个实施方案中，半导体结构部分105由键合在绝缘层103上的外延硅组成。在另一实施方案中，105部分可以由多晶硅或其它半导体材料组成。在一个实施方案中，结构104是FinFET的翅片形结构。在其它实施方案中，109部分可以由能够被用作硬腐蚀掩模的其它材料(例如其它介质)组成。参照图2，共形多晶硅层203被淀积在晶片101上，包括结构104上。如稍后要示出的那样，多晶硅层203被用来形成FinFET晶体管的独立栅结构。在其它实施本文档来自技高网...

【技术保护点】
一种存储器件，它包括：衬底；衬底上的半导体结构，此半导体结构包括第一电流区与第二电流区之间的沟道区，此半导体结构具有第一侧壁和第二侧壁，第二侧壁面对第一侧壁；邻接第一侧壁的栅结构，沟道区包括沿邻接栅结构的第一侧壁而安 置的部分；以及电荷存储位置，它至少包括位于第一侧壁与栅结构之间的部分。

【技术特征摘要】
【国外来华专利技术】US 2003-5-22 10/443,9081.一种存储器件，它包括衬底；衬底上的半导体结构，此半导体结构包括第一电流区与第二电流区之间的沟道区，此半导体结构具有第一侧壁和第二侧壁，第二侧壁面对第一侧壁；邻接第一侧壁的栅结构，沟道区包括沿邻接栅结构的第一侧壁而安置的部分；以及电荷存储位置，它至少包括位于第一侧壁与栅结构之间的部分。2.权利要求1的存储器件，其中，电荷存储位置被提供在导电材料层中。3.权利要求2的存储器件，其中，导电材料层包括多晶硅。4.权利要求1的存储器件，其中，电荷存储位置被提供在包括多个电荷捕获单元的材料层中。5.权利要求4的存储器件，其中，包括多个电荷捕获单元的材料层包括氮化硅。6.权利要求1的存储器件，其中，电荷存储位置被提供在包括分立的电荷存储材料的结构中。7.权利要求6的存储器件，其中，电荷存储位置被提供在埋置有硅纳米晶体的结构中。8.权利要求1的存储器件，还包括邻接第二侧壁的第二栅结构，其中，沟道区包括沿邻接第二栅结构的第二侧壁而安置的部分。9.权利要求8的存储器件，还包括第二电荷存储位置，它至少包括位于第二栅结构与第二侧壁之间的部分。10.权利要求9的存储器件，还包括第三电荷存储位置，它至少包括位于所述栅结构与第一侧壁之间的部分；第四电荷存储位置，它至少包括位于所述第二栅结构与第二侧壁之间的部分。11.权利要求10的存储器件，还包括包括电荷存储材料的第一电荷存储结构，至少部分第一电荷存储结构位于所述栅结构与第一侧壁之间，电荷存储位置和第三电荷存储位置被提供在第一电荷存储结构中；包括电荷存储材料的第二电荷存储结构，至少部分第二电荷存储结构位于所述第二栅结构与第二侧壁之间，第二电荷存储位置和第四电荷存储位置被提供在第二电荷存储结构中。12.权利要求11的存储器件，还包括第一电荷存储结构与所述栅结构之间的第一控制介质；以及第二电荷存储结构与所述第二栅结构之间的第二控制介质。13.权利要求11的存储器件，其中，第一电荷存储结构和第二电荷存储结构各位于包括电荷存储材料的相邻层中。14.一种包括权利要求9的存储器件的存储器阵列，此存储器阵列还包括耦合到所述栅结构的第一字线；耦合到所述第二栅结构的第二字线；其中，第一电压被施加到第一字线，第二电压被施加到第二字线，以便读取电荷存储位置；其中，第二电压被施加到第一字线，第一电压被施加到第二字线，以便读取第二电荷存储位置。15.权利要求1的存储器件，其中，电荷存储位置被提供在所述栅结构与第一侧壁之间的包括电荷存储材料的结构中。16.权利要求1的存储器件，还包括第一侧壁上的第一介质层，电荷存储位置被提供在位于第一介质层上的结构上。17.权利要求1的存储器件，其中第一电流区是第一导电类型的；第二电流区是第一导电类型的；沟道区是第二导电类型的。18.权利要求1的存储器件，其中，第一电流区具有第一接触，且第二电流区具有第二接触。19.权利要求1的存储器件，其中衬底还包括绝缘层；半导体结构位于绝缘层上。20.权利要求1的存储器件，还包括位于部分半导体结构顶部表面上的介质结构，此部分半导体结构包括邻接所述栅结构的部分。21.权利要求1的存储器件，其中，半导体结构包括半导体翅片，其中，第一电流区、第二电流区、以及沟道区，被提供在...

【专利技术属性】
技术研发人员：利奥马修，罗伯特F斯蒂姆勒，拉玛禅德兰姆拉里德尔，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]