存储系统和对存储系统的存储芯片进行存取的方法技术方案

公开了一种存储系统和方法。在一个实施方案中，该存储系统包括存储控制器和至少一个存储模块，在该存储模块上以分别所规定的拓扑布置有一定数量的半导体存储芯片和连接线。所述连接线包括第一连接线，其中所述第一连接线形成传输信道，用于将基于协议的数据和命令信号流分别从所述存储控制器传输给所述存储模块上的存储芯片中的至少一个以及从那里传输给所述存储控制器。第二连接线单独地从所述存储控制器被直接路由到所述存储模块上的存储芯片中的至少一个，用于将选择信息与所述数据和命令信号流分开地传输给所述至少一个存储芯片。

【技术实现步骤摘要】

本专利技术涉及一种存储系统，所述存储系统包括存储控制器和至少一个存储模块，在该存储模块上以特定拓扑布置有一定数量的半导体存储芯片和连接线，并且本专利技术涉及一种对这种存储系统的半导体存储芯片进行存取的方法。
技术介绍
快速半导体存储器的新近发展将导致例如高达7Gbit/s的高速信号传输速率。就合适的拓扑的实施和从存储控制器对存储模块上的存储芯片进行存取的适当方法而言，这些高信号传输速率要求细致的设计考虑。所附的图1描绘了迄今公知的共享环结构的例子的功能框图，该共享环结构是在考虑至存储控制器150的连接的情况下如何在存储模块100上布置一定数量的存储芯片(例如DRAM芯片)的可能的解决方案。在存储模块100(例如DIMM)上，存储芯片(或者存储行列(rank))110、120、130、140以这样的方式来布置，使得命令和数据信号流CawD从存储控制器150通过第一传输信道102被传输给第一存储芯片110，从该第一存储芯片110通过第二传输信道112被传输给第二存储芯片120，从该第二存储芯片120通过第三传输信道122被传输给第三存储芯片130，从该第三存储芯片130通过第四传输信道132被传输给第四存储芯片140，并且从该第四存储芯片140通过第五传输信道142被传输回存储控制器150。在共享环结构的上述例子中，存储模块100可以是DIMM，在其上例如布置有四个具有相同功能的DDR-DRAM存储芯片。信号流CawD中的数据和命令信号是基于协议的，并且形成传输信道的连接线按如上所述的并且在图1中所描绘的连续顺序连接这些DDR-DRAM。也就是说，数据和命令信号流CawD只能在一个方向上流动。在所附的图2的功能框图中示出了另一迄今公知的星型拓扑结构的例子，该星型拓扑结构同样适用于在存储模块200上布置存储芯片并且将所述存储芯片连接到存储控制器250上。例如DDR-DRAM芯片210、220、230和240的四个存储芯片以这样的方式被布置在存储模块200上，使得命令和数据信号流CawD从存储控制器250被传输给一个在下文中被称为“主”存储芯片的专用存储芯片210，并且从那里被传输回存储控制器250(读数据rD)。另外，命令和数据信号流CawD可以从主存储芯片210被传输给第一存储芯片220或者第二存储芯片230或者第三存储芯片240，并且从那里被传输回该主存储芯片210。与在图1中所描绘的共享环结构中相同，图2中所示的星型拓扑中的信号流CawD的数据和命令信号是基于协议的。因为在图1和2中所示的示例性存储模块100和200上的存储芯片必须非常灵活地被存取，所以必须可以提前、也即在基于协议的实际命令和数据流已经到达存储芯片之前执行某些操作，例如设置操作。尤其在图1中所示的共享环拓扑中的存储芯片110、120、130和140以及在图2中所示的星型拓扑中的主存储芯片210必须非常快速并且容易地在再驱动和数据处理任务之间进行区分。另外，在共享环拓扑和星型拓扑中，功耗和相关的热效应都是关键问题。总功耗必须保持尽可能低。至今，建议在基于协议的规则的命令和数据流的帧内传输行列选择命令、或者时钟使能命令、或者甚至不传输时钟使能命令。这非常不灵活，因为a)帧必须被解码，以找出什么是行列选择信息或者时钟使能信息，也即寻址哪个存储芯片、例如根据图1的共享环拓扑中的第一存储芯片110、第二存储芯片120、第三存储芯片130或者第四存储芯片140或者在根据图2的星型拓扑中的主存储芯片210、存储芯片220、存储芯片230或者存储芯片240，以用于数据处理、用于再驱动或者用于低功率待机模式；b)存储芯片不能被提前存取以用于某些设置程序或者用于某些与功率相关的程序；c)存储芯片不能独立于命令和数据流被存取；d)根据图1的共享环拓扑中的存储芯片和根据图2的星型拓扑中的主存储芯片210必须利用协议所包括的行列选择在再驱动与存储芯片读/写程序之间进行区分，这导致更高的逻辑努力；e)因为当行列选择命令和时钟使能信息被包括在协议中时，该行列选择命令和时钟使能信息必须被解码，所以即使只须在存储芯片中执行一次再驱动，也涉及芯片中的主体，因此功耗增加。
技术实现思路
本专利技术的实施方案提供一种存储系统和对存储系统进行存取的方法。在一个实施方案中，本专利技术提供一种存储系统，所述存储系统包括存储控制器和至少一个存储模块，在所述存储模块上以分别所规定的拓扑布置有一定数量的半导体存储芯片和连接线。所述连接线包括第一连接线，该第一连接线形成传输信道，用于从所述存储控制器到所述存储模块上的存储芯片中的至少一个以及从那里到所述存储控制器的基于协议的数据和命令信号流的传输。第二连接线单独地从所述存储控制器被直接路由到所述存储模块上的存储芯片中的至少一个，用于将选择信息与所述数据和命令信号流分开地传输给所述至少一个存储芯片。附图说明附图被包括以提供对本专利技术的进一步理解，并且被结合并构成本说明书的一部分。附图示出本专利技术的实施方案，并且与描述一起用于解释本专利技术的原理。当本专利技术的其他实施方案和本专利技术的许多预期优点参考以下的详细描述而变得更好理解时，其将被容易地意识到。附图的元件不必相对于彼此按比例制图。类似的附图标记表示相应的相似部分。图1是以共享环拓扑所布置的现有技术存储系统的第一例子的示意性功能框图。图2是现有技术存储系统的第二例子的示意性功能框图，其中存储芯片以星型拓扑被布置。图3示出根据本专利技术第一实施方案的存储系统的第一版本的示意性功能框图，其中存储芯片以星型拓扑被布置。图4示意性地示出本专利技术存储系统的第一实施方案的第二替代版本的功能框图，其中存储芯片以星型拓扑被布置。图5示意性地示出本专利技术存储系统的第一实施方案的第三替代版本的功能框图，其中存储芯片以星型拓扑被布置。图6示意性地示出根据本专利技术的存储系统的第二实施方案的第一版本的功能框图，其中存储芯片以环前向拓扑被布置。图7示意性地示出根据本专利技术的存储系统的第二实施方案的替代版本的功能框图，其中存储芯片以共享环结构被布置。具体实施例方式在以下详述中参考附图，其中所述附图构成本文的一部分，并且在所述附图中通过图解例示了可以实现本专利技术的特殊实施方案。在这方面，诸如“顶部”、“底部”、“前面”、“背面”、“领先的”“尾随的”等的方向术语参照所示的图的方向来使用。由于本专利技术实施方案的部件可以被定位在多个不同的方向上，所以方向术语被用于说明的目的，而决不是限制性的。应该理解的是，可以使用其他实施方案，并且在不偏离本专利技术的范围的情况下可以进行结构或逻辑改变。因此，不应在限制的意义上理解以下详述，而本专利技术的范围是通过所附的权利要求来限定的。在一个实施方案中，本专利技术提供一种存储系统，该存储系统能够非常灵活并且快速地对存储模块上的存储芯片进行存取，并且提供提前、也即在基于协议的实际命令和数据流已经到达存储芯片之前并且独立于该命令和数据流执行某些操作、也即设置操作、断电和通电操作的可能性。在另一实施方案中，本专利技术提供一种灵活地对存储模块上的存储芯片进行存取的方法，该方法能够实现提前、也即在基于协议的实际命令和数据流已经到达存储芯片之前并且独立于该命令和数据流执行某些操作、诸如例如用于通电或者断电的设置操作。在一个实施方案中，本专利技术提供一本文档来自技高网...

【技术保护点】
一种存储系统，包括：存储控制器；和至少一个存储模块，在所述存储模块上以所规定的拓扑布置有多个半导体存储芯片和连接线，所述连接线包括第一连接线和第二连接线，其中所述第一连接线形成传输信道，用于从所述存储控制器到所述存储模块上的 存储芯片中的至少一个以及从那里到所述存储控制器的基于协议的数据和命令信号流的传输，所述第二连接线单独地从所述存储控制器被直接路由到所述存储模块上的存储芯片中的至少一个，用于将选择信息与所述数据和命令信号流分开地传输给所述至少一个存储芯片。

【技术特征摘要】
US 2005-5-13 11/1287891.一种存储系统，包括存储控制器；和至少一个存储模块，在所述存储模块上以所规定的拓扑布置有多个半导体存储芯片和连接线，所述连接线包括第一连接线和第二连接线，其中所述第一连接线形成传输信道，用于从所述存储控制器到所述存储模块上的存储芯片中的至少一个以及从那里到所述存储控制器的基于协议的数据和命令信号流的传输，所述第二连接线单独地从所述存储控制器被直接路由到所述存储模块上的存储芯片中的至少一个，用于将选择信息与所述数据和命令信号流分开地传输给所述至少一个存储芯片。2.按照权利要求1所述的存储系统，其中所述半导体存储芯片以星型拓扑被布置在所述存储模块上，所述至少一个存储芯片是专用主存储芯片，并且所述第一连接线仅仅被连接到具有至少用于所述数据和命令信号的再驱动功能的所述主存储芯片上，并且所述存储模块上的其他存储芯片通过所述第一连接线分别只被连接到所述主存储芯片上并且形成所述星型拓扑。3.按照权利要求2所述的存储系统，其中用于传输所述选择信息的所述第二连接线仅仅将所述存储控制器连接到所述主存储芯片上。4.按照权利要求3所述的存储系统，其中所述第二连接线此外将所述主存储芯片与所述其他存储芯片中的每一个相连接，用于在所述存储模块上传输所述选择信息，并且其中所述主存储芯片具有也用于单独的选择信息的再驱动功能。5.按照权利要求2所述的存储系统，其中用于传输所述选择信息的所述第二连接线将所述主存储芯片和所有其他存储芯片并行地连接到所述存储控制器上。6.按照权利要求1所述的存储系统，其中所述半导体存储芯片以共享环或者环前向拓扑被布置在所述存储模块上，所述第一连接线将所述存储控制器与第一存储芯片相连接并且以同一传输方向与所述环的最后一个存储芯片相连接；并且所述存储模块上的所有存储芯片都具有至少用于所述数据和命令信号的再驱动功能，使得每个存储芯片通过所述第一连接线分别被连接到所述环的与其相邻的存储芯片上。7.按照权利要求6所述的存储系统，其中用于传输所述选择信息的所述第二连接线将所述存储模块上的所有存储芯片并行地连接到所述存储控制器上。8.按照权利要求6所述的存储系统，其中用于传输所述选择信息的所述第二连接线以星型拓扑将所述存储模块上的所有存储芯片连接到所述存储控制器上。9.按照权利要求6所述的存储系统，其中用于传输所述选择信息的所述第二连接线以飞越拓扑将所述存储控制器与所述存储模块上的存储芯片相连接，使得所述第二连接线将所述存储控制器连接到所述第一存储芯片上，并且在所述存储模块上将所述第一存储芯片顺序地连接到所有其他存储模块上，直到所述最后一个存储模块为止，以便以同一传输方向传输所述选择信息，所述存储模块上的所述第一至所述最后一个存储芯片中除一个存储芯片以外都包括也用于所述选择信息的再驱动功能。10.按照权利要求1所述的存储系统，其中至少四个存储芯片被布置在所述存储模块上，并且所述第二连接线包括至少两条并行的第二连接线，用于将单独的选择信息作为至少一个2比特信号传输。11.按照权利要求1所述的存储系统，其中单独的选择信息包括用于选择存储行列的行列选择信号。12.按照权利要求11所述的存储系统，其中每个不同的存储行列指定所述存储芯片之一。13.按照权利要求1所述的存储系统，其中单独的选择信息包括用于使能/禁止所述存储芯片的单独计时的时钟使能信号。14.按照权利要求1所述的存储系统，其中所述存储芯片包括DDR-DRAM存储芯片。15.在包括存储控制器和至少一个以分别所规定的拓扑布置有一定数量的半导体存储芯片和连接线的存储模块的存储系统中对所述半导体存储芯片进行存取的方法，所述方法包括在所述存储控制器和所述存储模块上的所述半导体存储芯片中的至少一个半导体存储芯片之间设置第一连接线；通过由所述第一连接线所形成的信道将基于协议的数据和命令信号流分别从所述存储控制器传输给所述存储模块上的所述至少一个半导体存储芯片以及从那里传输给所述存储控制器；与所述第一连接线分开地设置从所述存储控制器直接到所述存储模块上的存储芯片中的至少一个存储芯片的第二连接线；并且通过所述第二连接线将选择信息与所述数据和命令信号流分开地从所述存储控制器传输给所述存储模块上的所述至少一个存储芯片，其中根据所述选择信息使能/禁止所述至少一个存储芯片的预定功能。16.按照权利要求15所述的方法，其中所述半导体存储芯片以星型拓扑被布置在所述存储模块上，所述方法此外包括将所述至少一个存储...

【专利技术属性】
技术研发人员：P瓦尔纳，R施勒兹，P格雷戈里乌斯，H鲁克鲍尔，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]