内存及其偏压方法技术

内存及其偏压方法。内存至少包括多个字符线、多个位线以及多个存储单元。这些字符线系相互平行，而这些位线系垂直于这些字符线。各存储单元系与这些字符线其中之一及这些位线其中之一耦接。内存的偏压方法系包括下列步骤：当对这些存储单元中的第ｉ存储单元进行处理时，系依据与第ｉ存储单元耦接的字符线至少调整与第ｉ存储单元耦接的字符线的电压或与第ｉ存储单元耦接的位线的电压二者之一，ｉ为正整数。

【技术实现步骤摘要】

本专利技术是有关于一种存储元件及其偏压方法，且特别是有关于一种半导体。先前技术各式电子用品皆需要有存储元件以供数据储存或运算缓冲等等的用途。传统的半导体内存包括以矩阵形式所排列的多个存储单元(memory cell)。各存储单元系由对应的字符线(word line)而致能。各存储单元例如是由一个晶体管来达成。在读取或程序化内存时，依据所要操作的存储单元而致能对应的位线(bit line)及字符线。位线系通过选择开关而决定是否电性连接至感测放大器或接地。随着对内存的储存容量的需求日益提高，尤其对于使用非埋藏扩散皮带制程(non-BD strapping process)所制造，或是具有较长字符线(bit line)等的大容量半导体内存而言，其汲极端(drain side)电流下降以及源极端的体效应(source side body effect)亦随的增大。这样一来，当分别输入二个相同的电压以读取二个储存相同数据但位于不同字符在线的存储单元时，其所得到的电流可能会有很大的差别。举例而言，当分别提供二个5伏特的电压以读取二个都是储存数据0但是分别位于第1个字符线与第128个字符上的本文档来自技高网...

【技术保护点】
一种内存，至少包括：多个字符线（ｗｏｒｄｌｉｎｅ），该些字符线系相互平行；多个位线（ｂｉｔｌｉｎｅ），系垂直于该些字符线；以及多个存储单元（ｍｅｍｏｒｙｃｅｌｌ），各该存储单元系与该些字符线其中之一及该些 位线其中之一耦接；其中，当对该些存储单元中的该第ｉ存储单元进行处理时，系依据与该第ｉ存储单元耦接的该字符线至少调整与该第ｉ存储单元耦接的该字符线的电压或与该第ｉ存储单元耦接的该位线的电压二者之一；其中，ｉ为正整数。

【技术特征摘要】
1.一种内存，至少包括多个字符线(word line)，该些字符线系相互平行；多个位线(bit line)，系垂直于该些字符线；以及多个存储单元(memory cell)，各该存储单元系与该些字符线其中之一及该些位线其中之一耦接；其中，当对该些存储单元中的该第i存储单元进行处理时，系依据与该第i存储单元耦接的该字符线至少调整与该第i存储单元耦接的该字符线的电压或与该第i存储单元耦接的该位线的电压二者之一；其中，i为正整数。2.根据权利要求1所述的内存系可分为多个存储区块，其特征在于，当对该第i存储单元进行处理时，系依据与该第i存储单元耦接的该字符线所在的该存储区块来调整与该第i存储单元耦接的该字符线的电压。3.根据权利要求2所述的内存，其特征在于，当对该第i存储单元进行处理时，更依据与该第i存储单元耦接的该字符线所在的该存储区块来调整与该第i存储单元耦接的该位线的电压。4.根据权利要求2所述的内存，其特征在于，各该存储区块系可分为多个子存储区块，当对该第i存储单元进行处理时，系依据与该第i存储单元耦接的该字符线所在的该子存储区块来调整与该第i存储单元耦接的该字符线的电压。5.根据权利要求4所述的内存，其特征在于，当对该第i存储单元进行处理时，更依据与该第i存储单元耦接的该字符线所在的该子存储区块来调整与该第i存储单元耦接的该位线的电压。6.根据权利要求2所述的内存，其特征在于，各该存储区块系可分为多个子存储区块，当对该第i存储单元进行处理时，更依据与该第i存储单元耦接的该字符线所在的该子存储区块来调整与该第i存储单元耦接的该位线的电压。7.根据权利要求1所述的内存系可分为多个存储区块，其特征在于，当对该第i存储单元进行处理时，系依据与该第i存储单元耦接的该字符线所在的该存储区块来调整与该第i存储单元耦接的该位线的电压。8.根据权利要求7所述的内存，其特征在于，各该存储区块系可分为多个子存储区块，当对该第i存储单元进行处理时，系依据与该第i存储单元耦接的该字符线所在的该子存储区块来调整与该第i存储单元耦接的该位线的电压。9.根据权利要求7所述的内存，其特征在于，各该存储区块系可分为多个子存储区块，当对该第i存储单元进行处理时，更依据与该第i存储单元耦接的该字符线所在的该子存储区块来调整与该第i存储单元耦接的该字符线的电压。10....

【专利技术属性】
技术研发人员：陈重光，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]