提供的是用于把存储器控制器连接器映射到存储器连接器的装置、系统和方法。存储器被编程以针对多个存储器数据连接器中的每个传输在存储器数据连接器上的式样，所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的存储器数据连接器的与第一值不同的值。针对存储器数据连接器中的每个，发布读取命令以读取在存储器数据连接器上的式样。接收在读取式样中的第一值的装置数据连接器被映射到传输第一值的选择的存储器数据连接器。
【技术实现步骤摘要】
【国外来华专利技术】
在本文中描述的实施例通常涉及存储器系统，在所述存储器系统中，存储器控制器在单个通道或总线上与多个存储器芯片或模块通信，所述多个存储器芯片或模块具有与耦合到通道和存储器控制器的槽兼容的引脚布局。
技术介绍
存储器控制器可以支持由耦合到通道的多个存储器模块使用的协议，诸如联合电子设备工程委员会(JEDEC)双倍数据速率第三代(DDR)同步动态随机存取存储器(SDRAM)协议、JEDEC SDRAM低功率双倍数据速率3 (LPDDR3 )等。在使用存储器通道之前，存储器控制器配置在存储器模块中的存储器芯片用于操作。【附图说明】参考附图作为示例描述了实施例，所述附图不按比例绘制，在所述附图中相似的参考数字指代类似的元件。图1图解具有存储器系统的系统的实施例。图2图解存储器芯片的实施例。图3图解在存储器控制器上的连接器到在存储器芯片上的连接器的搅和(swizzle)的实施例。图4图解把存储器控制器数据连接器关联到在存储器芯片上的一个数据连接器的连接器映射的实施例。图5a和图5b图解用来把来自存储器芯片的数据连接器映射到在存储器控制器上的数据连接器的存储器控制器的操作的实施例。图6图解为把在存储器芯片上的连接器映射到在存储器控制器上的连接器而传输的位式样的实施例。【具体实施方式】在某些存储器实施方式中，在存储器芯片上的数据输入或输出连接器(例如，DQ引脚)被搅和以针对路由进行优化。由于所述搅和，存储器控制器必须动态地对引脚进行去搅和(deswizzle)，这包含确定在存储器控制器上的引脚到在存储器芯片或模块上的引脚的映射。DQ引脚可以依据覆盖DQ引脚的数据选通的数量在半个字节或一个字节之内被搅和。如果单个数据选通正在覆盖一个字节，则DQ引脚在所述字节之内被搅和并且被进行长度匹配。然而，某些存储器装置，诸如LPDDR2和LPDDR3，不允许搅和。其他存储器装置，诸如DDR4，提供复杂的训练方法以确定在存储器控制器上的引脚到在存储器模块上的引脚的映射。在DDR4中，针对从MPR(多用途寄存器)的读取定义了操作的串行和并行模式。描述的实施例提供用于存储器控制器通过编程存储器芯片以针对在要映射的存储器芯片上的连接器中的每个传输位式样的实例来确定在存储器芯片上的数据连接器(诸如，数据输入和输出引脚(DQ引脚))到在存储器控制器上的连接器的映射的技术。在式样的传输的每个实例中，存储器控制器确定接收第一位值的在存储器控制器上的连接器，所述第一位值与在数据连接器中的其他数据连接器上接收的不同的位值相对。存储器控制器能够从位式样的传输的实例确定传输第一位值的存储器装置连接器并且因此把传输第一值的存储器芯片连接器映射到接收所述第一值的在存储器控制器上的连接器。一旦这个映射被执行，读取训练序列就可以被执行以使存储器控制器和存储器芯片准备好用于I/O操作。在下面的描述中，阐述了许多特定的细节，诸如逻辑实施方式、操作码、用来规定操作数的手段、资源划分/分享/复制实施方式、系统部件的类型和相互关系以及逻辑划分/整合选择，以便提供对本专利技术的更透彻的理解。然而本领域的技术人员将领会到在没有这样的特定细节的情况下可以实践本专利技术。在其他实例中，没有详细示出控制结构、门级电路和全软件指令序列以便不使本专利技术模糊不清。利用包含的描述，本领域中的那些普通技术人员将能够在没有不适当的实验的情况下实施适当的功能性。在本说明书中对“一个实施例”、“实施例”、“示例实施例”等的参考指示描述的实施例可以包含特别的特征、结构或特性，但是每一个实施例可以不必包含所述特别的特征、结构或特性。此外，这样的短语不必指代相同的实施例。在下面的描述和权利要求中，术语“親合”和“连接”连同它们的派生词一起可以被使用。应该理解的是这些术语不旨在作为彼此的同义词。“耦合”用于指示彼此可以或可以不处于直接的物理或电气接触的两个或更多元件彼此协作或相互作用。“连接”用于指示通信在彼此耦合的两个或更多元件之间的建立。某些实施例涉及存储器装置电子组件。实施例包含用于形成电子组件的装置和方法两者。图1图解包含一个或多个处理器102的计算系统100的实施例，所述一个或多个处理器102通过总线104与一个或多个输入/输出(I/O)装置106a、106b(诸如，附加的储存器或存储器、显示器装置、输入装置等)连接。处理器102集成电路可以包含存储器控制器108，所述存储器控制器108经过在存储器芯片200a、200b和存储器控制器108之间路由信号的存储器通道110与存储器芯片200a、200b通信。存储器芯片200a、200b可以被直接安装在处理器102封装上，诸如“层叠封装(package on package)”实施方式，其中存储器芯片200a、200b通过存储器通道108标准接口被装设在处理器102的顶部以在它们之间路由信号。替选地，存储器芯片200a、200b可以用芯片堆叠实施方式被堆叠在处理器102上，或者存储器装置106a、160b可以被实施在实施处理器102和存储器控制器108的相同的集成电路管芯中。存储器装置200a、200b经由存储器通道110与存储器控制器108通信。在又进一步的实施例中，存储器芯片200a、200b可以被实施在系统100母板上在单独的封装上或者在单个存储器模块或封装上的多个芯片上。存储器控制器108包含:逻辑112，实施存储器控制器108的操作；以及连接器映射400，提供在存储器通道110上的HMC数据连接器到在存储器芯片200a、200b之一上的存储器数据连接器的映射，以致如果存储器数据连接器被搅和，则连接器映射400提供HMC数据连接器到存储器芯片数据连接器的关系从而允许在其之间的通信。针对每个存储器芯片200a、200b可以存在一个单独的连接器映射400。在一个实施例中，系统100包括移动的或小的计算机装置，诸如智能手机、数字照相机等，并且存储器芯片200a、200b可以包括低功率双倍数据速率(LPDDR)存储器芯片，诸如LPDDR3、LPDDR4等。在替选的实施例中，存储器芯片200a、200b可以包括其他存储器芯片，诸如双倍数据速率(DDR)存储器。在进一步的实施例中，存储器芯片200a、200b可以被安装在存储器模块上。在进一步的实施例中，系统100可以包括不同于移动的或小的计算装置的计算装置。图2图解包括存储器芯片200a和200b之一的存储器芯片200的实施例。存储器芯片200包含模式寄存器位202、用来响应于来自存储器控制器108的命令(例如，读取、写入)和模式寄存器命令执行操作的存储器逻辑204以及用来把用于存储器芯片200的数据储存在可寻址的位置中的存储器储存器单元206。模式寄存器202位可以用于定义操作的模式。实施存储器逻辑204和存储器控制器逻辑112的代码或逻辑可以被编码在硬件逻辑中，诸如被编码在专用集成电路(ASIC)、现场可编程门阵列(FPGA)等中。图3图解HMC108连接器和存储器200连接器的连接器的连接器布局的布置，其中连接器包括引脚、焊球或其他电气耦合结构。在图3中，连接器名称包含例如但不限于差分时钟输入302a、302b;时钟使能(CKE)信号引脚304a、304b;命令地址(CA)引脚30本文档来自技高网...
【技术保护点】
一种装置，所述装置包括：到存储器通道的装置连接器，所述装置连接器包含经由存储器通道连接到在存储器上的存储器数据连接器的装置数据连接器；逻辑，所述逻辑当实行时执行操作，所述操作包括： 编程所述存储器以针对存储器数据连接器中的每个传输在存储器数据连接器上的式样，所述式样具有用于存储器数据连接器的选择的存储器数据连接器的第一值和用于不同于选择的存储器数据连接器的数据连接器的与第一值不同的值； 针对存储器数据连接器中的每个，执行： 发布读取命令以读取在存储器数据连接器上的式样； 把接收在读取式样中的第一值的装置数据连接器映射到传输第一值的选择的存储器数据连接器。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：K拜恩斯，JA麦克卡尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。