映射信息记录方法、存储器控制器与存储器储存装置制造方法及图纸

本发明专利技术提供一种映射信息记录方法、存储器控制器与存储器储存装置，用于可复写式非易失性存储器模块。本方法包括配置多个逻辑地址；建立至少一逻辑地址映射表并且将逻辑地址映射表储存至可复写式非易失性存储器模块。本方法也包括从主机系统中接收欲储存至多个连续逻辑地址中的数据；将此些数据写入至多个实体可编程单元中；在载入至缓冲存储器的一对应逻辑地址映射表中更新此些连续逻辑地址与实体可编程单元之间的映射关系；在此缓冲存储器中存放连续映射表并且此连续映射表中记录对应此连续逻辑地址的连续映射记录。

【技术实现步骤摘要】
映射信息记录方法、存储器控制器与存储器储存装置
本专利技术涉及一种映射信息记录方法、存储器控制器与存储器储存装置，尤其涉及一种用于可复写式非易失性存储器的映射信息记录方法及使用此方法的存储器控制器与存储器储存装置。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存作为储存媒体的储存装置。因此，近年闪存产业成为电子产业中相当热门的一环。一般来说，闪存储存装置的闪存模块会划分为多个实体区块，其中实体区块还划分为多个实体页面，而实体区块是闪存的擦除单位并且实体页面是闪存的写入单位。由于在编程闪存的单元时，仅能执行单向的编程(即仅能将单元的值由1编程为0)，因此无法对已编程的实体页面(即存有旧数据的页面)直接进行写入，而是必须先将此实体页面擦除后方可重新编程。特别是，由于闪存的擦除是以实体区块为单位，因此当欲将存有旧数据的实体页面执行擦除运作时，必须对此实体页面所属的整个实体区块进行擦除。因此，闪存模块的实体区块会被区分为数据区与闲置区，其中数据区的实体区块是已被使用来储存数据的实体区块，而备用区中的实体区块是未被使用的实体区块，其中当主机系统欲写入数据至闪存储存装置时，闪存储存装置的控制电路会从备用区中提取实体区块来写入数据，并且将所提取的实体区块会关联为数据区。并且，当数据区的实体区块被执行擦除运作(eraseoperation)后，已擦除的实体区块会被关联为备用区。由于主机系统是以逻辑地址来进行写入，因此，在闪存储存系统运作过程中，控制电路会在用以暂存数据的随机存取存储器中储存逻辑地址与实体页面之间的映射关系，以利数据的存取。然而，一般来说，闪存储存系统的随机存取存储器空间有限，因此，如何有效地记录逻辑地址与实体地址之间的映射关系，以提升数据的存取速度是此领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种映射信息记录方法、存储器控制器与存储器储存装置，其能够有效地记录逻辑地址与实体地址之间的映射关系并提升数据读取的速度。本专利技术范例实施例提出一种映射信息记录方法用于可复写式非易失性存储器模块，其中此可复写式非易失性存储器模块具有多个实体擦除单元并且每一实体擦除单元具有多个实体可编程单元。本映射信息记录方法包括配置多个逻辑地址；建立至少一逻辑地址映射表并且将逻辑地址映射表储存至可复写式非易失性存储器模块。本映射信息记录方法也包括从主机系统中接收多笔第一数据，其中此主机系统指示将此些第一数据储存至此些逻辑地址之中的多个第一连续逻辑地址中。本映射信息记录方法还包括将此些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中；将对应该些第一第一连续逻辑地址的第一逻辑地址映射表载入至缓冲存储器；在第一逻辑地址映射表中更新此些第一连续逻辑地址与此些第一实体可编程单元之间的映射关系；在此缓冲存储器中存放连续映射表；并且在此连续映射表中记录对应此些第一连续逻辑地址的第一连续映射记录。在本专利技术的一范例实施例中，上述第一连续映射记录的一起始逻辑地址字段记录此些第一连续逻辑地址的起始逻辑地址，上述第一连续映射记录的起始实体可编程单元字段记录此些第一实体可编程单元的起始实体可编程单元并且上述第一连续映射记录的长度字段记录此些第一连续逻辑地址的长度。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：从主机系统中接收多笔第二数据，其中主机系统指示将此些第二数据储存至此些逻辑地址之中的多个第二连续逻辑地址中，且此些第二连续逻辑地址接续此些第一连续逻辑地址。上述映射信息记录方法还包括：将此些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中此些第二实体可编程单元是接续此些第一实体可编程单元。上述映射信息记录方法也包括：在连续映射表中更新第一连续映射记录，其中第一连续映射记录的长度字段被更新为此些第一连续逻辑地址的长度与此些第二连续逻辑地址的长度的总和。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：在第一逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：将第一逻辑地址映射表回存至可复写式非易失性存储器模块；以及将对应第二连续逻辑地址的第二逻辑地址映射表载入至缓冲存储器，并且在第二逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：从主机系统中接收一第三数据，其中主机系统指示将第三数据储存至此些第一连续逻辑地址之中的第一逻辑地址中，其中第一逻辑地址接续于此些第一连续逻辑地址之中的多个第三连续逻辑地址并且此些第一连续逻辑地址之中的多个第四连续逻辑地址接续此第一逻辑地址。上述映射信息记录方法还包括：将第三数据写入至所述实体擦除单元的实体可编程单元之中的第三实体可编程单元中；在第一逻辑地址映射表中更新第一逻辑地址与第三实体可编程单元之间的映射关系；以及在上述连续映射表中将第一连续映射记录的长度字段更新为此些第三连续逻辑地址的长度，并且增加第二连续映射记录，其中此第二连续映射记录的起始逻辑地址字段记录此些第四连续逻辑地址的起始逻辑地址，此第二连续映射记录的起始实体可编程单元字段记录映射接续第一逻辑地址的逻辑地址的实体可编程单元，并且此第二连续映射记录的长度字段记录此些第四连续逻辑地址的长度。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：从主机系统中接收读取指令；判断连续映射表中是否存有对应此读取指令指示的逻辑地址的信息；以及倘若此连续映射表中存有对应此读取指令指示的逻辑地址的信息时，根据此连续映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据。在本专利技术的一范例实施例中，上述映射信息记录方法还包括：倘若此连续映射表中未存有对应此读取指令指示的逻辑地址的信息时，从可复写式非易失性存储器模块中载入此些逻辑地址映射表之中的一对应逻辑地址映射表并且根据此对应逻辑地址映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据，其中此对应逻辑地址映射表为此读取指令指示的逻辑地址所对应的逻辑地址映射表。本专利技术范例实施例提出一种存储器控制器，其配置在存储器装置中。此存储器控制器包括主机接口、存储器接口、缓冲存储器与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口、存储器接口与缓冲存储器。存储器管理电路用以配置多个逻辑地址，建立至少一逻辑地址映射表并且将逻辑地址映射表储存至可复写式非易失性存储器模块。存储器管理电路也用以从主机系统中接收多笔第一数据，其中此主机系统指示将此些第一数据储存至此些逻辑地址之中的多个第一连续逻辑地址中。存储器管理电路还用以将此些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中，将对应第一连续逻辑地址的第一逻辑地址映本文档来自技高网...

【技术保护点】
一种映射信息记录方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个实体擦除单元并且每一所述实体擦除单元具有多个实体可编程单元，其特征在于，该映射信息记录方法包括：配置多个逻辑地址；建立至少一逻辑地址映射表并且将该至少一逻辑地址映射表储存至该可复写式非易失性存储器模块；从一主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中；将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中；将对应该些第一连续逻辑地址的一第一逻辑地址映射表载入至一缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地址与该些第一实体可编程单元之间的映射关系；以及在该缓冲存储器中存放一连续映射表并且在该连续映射表中记录对应该些第一连续逻辑地址的一第一连续映射记录。

【技术特征摘要】
1.一种映射信息记录方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个实体擦除单元并且每一所述实体擦除单元具有多个实体可编程单元，其特征在于，该映射信息记录方法包括：配置多个逻辑地址；建立至少一逻辑地址映射表并且将该至少一逻辑地址映射表储存至该可复写式非易失性存储器模块；从一主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中；将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中；将对应该些第一连续逻辑地址的一第一逻辑地址映射表载入至一缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地址与该些第一实体可编程单元之间的映射关系；以及在该缓冲存储器中存放一连续映射表并且在该连续映射表中记录对应该些第一连续逻辑地址的一第一连续映射记录，其中该第一连续映射记录具有该些第一连续逻辑地址的一起始逻辑地址以及该些第一连续逻辑地址的一长度。2.根据权利要求1所述的映射信息记录方法，其特征在于，该第一连续映射记录的一起始逻辑地址字段记录该些第一连续逻辑地址的该起始逻辑地址，该第一连续映射记录的一起始实体可编程单元字段记录该些第一实体可编程单元的一起始实体可编程单元并且该第一连续映射记录的一长度字段记录该些第一连续逻辑地址的该长度。3.根据权利要求2所述的映射信息记录方法，其特征在于，还包括：从该主机系统中接收多笔第二数据，其中该主机系统指示将该些第二数据储存至该些逻辑地址之中的多个第二连续逻辑地址中，且该些第二连续逻辑地址接续该些第一连续逻辑地址；将该些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中该些第二实体可编程单元是接续该些第一实体可编程单元；以及在该连续映射表中更新该第一连续映射记录，其中该第一连续映射记录的该长度字段被更新为该些第一连续逻辑地址的长度与该些第二连续逻辑地址的长度的一总和。4.根据权利要求3所述的映射信息记录方法，其特征在于，还包括：在该第一逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。5.根据权利要求3所述的映射信息记录方法，其特征在于，还包括：将该第一逻辑地址映射表回存至该可复写式非易失性存储器模块；以及将对应该些第二连续逻辑地址的一第二逻辑地址映射表载入至该缓冲存储器，并且在该第二逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。6.根据权利要求2所述的映射信息记录方法，其特征在于，还包括：从该主机系统中接收一第三数据，其中该主机系统指示将该第三数据储存至该些第一连续逻辑地址之中的一第一逻辑地址中，其中该第一逻辑地址接续于该些第一连续逻辑地址之中的多个第三连续逻辑地址并且该些第一连续逻辑地址之中的多个第四连续逻辑地址接续该第一逻辑地址；将该第三数据写入至所述实体擦除单元的实体可编程单元之中的一第三实体可编程单元中；在该第一逻辑地址映射表中更新该第一逻辑地址与该第三实体可编程单元之间的映射关系；以及在该连续映射表中将该第一连续映射记录的该长度字段更新为该些第三连续逻辑地址的一长度，并且增加一第二连续映射记录，其中该第二连续映射记录的一起始逻辑地址字段记录该些第四连续逻辑地址的一起始逻辑地址，该第二连续映射记录的一起始实体可编程单元字段记录映射接续该第一逻辑地址的一逻辑地址的一实体可编程单元，并且该第二连续映射记录的一长度字段记录该些第四连续逻辑地址的一长度。7.根据权利要求1所述的映射信息记录方法，其特征在于，还包括：从该主机系统中接收一读取指令；判断该连续映射表中是否存有对应该读取指令指示的一逻辑地址的信息；以及倘若该连续映射表中存有对应该读取指令指示的逻辑地址的信息时，根据该连续映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据。8.根据权利要求7所述的映射信息记录方法，其特征在于，还包括：倘若该连续映射表中未存有对应该读取指令指示的逻辑地址的信息时，从该可复写式非易失性存储器模块中载入该些逻辑地址映射表之中的一对应逻辑地址映射表并且根据该对应逻辑地址映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据，其中该对应逻辑地址映射表为该读取指令指示的逻辑地址所对应的逻辑地址映射表。9.一种存储器控制器，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个实体擦除单元并且每一所述实体擦除单元具有多个实体可编程单元，其特征在于，该存储器控制器包括：一主机接口，用以电性连接至一主机系统；一存储器接口，用以电性连接至该可复写式非易失性存储器模块；一缓冲存储器；以及一存储器管理电路，电性连接至该主机接口、该存储器接口与该缓冲存储器，其中该存储器管理电路用以配置多个逻辑地址，其中该存储器管理电路还用以建立至少一逻辑地址映射表并且将该至少一逻辑地址映射表储存至该可复写式非易失性存储器模块，其中该存储器管理电路还用以从该主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中，其中该存储器管理电路还用以将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中，其中该存储器管理电路还用以将对应该第一连续逻辑地址的一第一逻辑地址映射表载入至该缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地址与该些第一实体可编程单元之间的映射关系，其中该存储器管理电路还用以在该缓冲存储器中存放一连续映射表并且在该连续映射表中记录对应该些第一逻辑地址的一第一连续映射记录，其中该第一连续映射记录具有该些第一连续逻辑地址的一起始逻辑地址以及该些第一连续逻辑地址的一长度。10.根据权利要求9所述的存储器控制器，其特征在于，该第一连续映射记录的一起始逻辑地址字段记录该些第一连续逻辑地址的该起始逻辑地址，该第一连续映射记录的一起始实体可编程单元字段记录该些第一实体可编程单元的一起始实体可编程单元并且该第一连续映射记录的一长度字段记录该些第一连续逻辑地址的该长度。11.根据权利要求10所述的存储器控制器，其特征在于，该存储器管理电路还用以从该主机系统中接收多笔第二数据，其中该主机系统指示将该些第二数据储存至该些逻辑地址之中的多个第二连续逻辑地址中，且该些第二连续逻辑地址接续该些第一连续逻辑地址，其中该存储器管理电路还用以将该些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中该些第二实体可编程单元是接续该些第一实体可编程单元，其中该存储器管理电路还用以在该连续映射表中更新该第一连续映射记录，其中该第一连续映射记录的该长度字段被更新为该些第一连续逻辑地址的长度与该些第二连续逻辑地址的长度的一总和。12.根据权利要求11所述的存储器控制器，其特征在于，该存储器管理电路还用以在该第一逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。13.根据权利要求11所述的存储器控制器，其特征在于，该存储器管理电路还用以将该第一逻辑地址映射表回存至该可...

【专利技术属性】
技术研发人员：何国华，陈庆聪，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71