低压低功耗的ＣＭＯＳ电压基准参考电路制造技术

本发明专利技术公开了一种低压低功耗的ＣＭＯＳ电压基准参考电路，用于产生一基准电压，该ＣＭＯＳ电压基准参考电路包括一启动电路１１，一自偏置电流源１２，一具有负温度系数的电压产生器１３、一基准电压调节器１４，以及一单管电流镜ＭＯＳ晶体管Ｍ↓［０］。该电路采用工作在亚阈值区的ＭＯＳ晶体管来产生具有负温度系数的电压，同时利用工作在亚阈值区的ＭＯＳ晶体管的套筒和折叠结构代替电阻放大具有正温度系数的电压，使其与具有负温度系数的电压相抵消，从而产生了与温度无关的基准电压。本发明专利技术的基准电路由于消除了电阻、电容等无源器件以及运算放大器的使用，大大减小了电路的元件数目和静态工作电流，从而减小了电路的功耗和面积。

【技术实现步骤摘要】

本专利技术涉及基准参考电路
，特别是一种低压低功耗的 CMOS电压基准参考电路及其产生方法。
技术介绍
基准电压参考电路是许多模拟电路和数字电路设计中不可或缺的 组成单元之一。基准源由于其低温度系数和低电源电压依赖的特性， 被广泛应用于各种模拟和数字电路中。传统的带隙基准源利用与绝对温度成正比的电路来抵消双极型晶 体管基区一发射区结的负温度特性，输出电压一般为硅的带隙电压 1.25V左右。而随着深亚微米集成电路工艺的进步，目前主流或者即将 成为主流的CMOS工艺的电源电压接近甚至低于1.25V,这样严重限 制了带隙基准电路在深亚微米工艺中的应用。除此之外，由于传统的带隙基准采用电阻等无源器件来进行压流 转换以及放大具有正温度系数的电压，使其能够与具有负温度系数的 双极型晶体管基区一发射区电压抵消，而为了不占用主电路的面积和 节省芯片成本，这些电阻值往往被限制在一个可以接受的范围之内， 这样基准电路的工作电流也存在一个下限，使得基准电路的低功耗设 计异常困难。而随着手持移动设备产业的飞速发展，低电源电压和低功耗的模 拟电路设计正成为研究的热点。根据国际半导体工业协会 (Semiconductor Industry Association, SIA)估女出的预测，2007年低功 耗芯片的电源电压将低至0.8V。除此之外，芯片的成本也随着深亚微 米工艺的进步而急剧的增大，这些因素都对基准源的设计提出了严峻 的挑战。现在以公认的带隙基准电压电路为例来进一步说明目前基准技术所面临的低压低功耗难题。传统的带隙基准电压电路利用与绝对温度 成正比的电路，来抵消双极型晶体管基区一发射区电压的负温度特性， 从而得到恒定的基准电压，输出电压值一般为硅的带隙电压1.25V左 右。而且带隙电压基准可以在不同的电源电压和工艺条件以及较宽的 工作温度范围内保持稳定。在传统的带隙基准电路中， 一般采用两个不同的电阻值之比来放 大两个双极型晶体管的基区一发射区电压的差值，使其和单个双极型 晶体管基区一发射区电压的温度系数相抵消，这样得到了具有零温度 系数的基准电压。由于双极型晶体管的基区一发射区电压具有负温度系数， 一般情况下，此温度系数大约为-1.5mV厂C。当两个双极型晶体管工作在不相 等的电流密度下，它们的基区一发射区电压的差值就与绝对温度成正 比，所述电压的温度系数与它们的导电区面积的自然对数成正比。假设所述的双极型晶体管导电区面积之比为8，则该温度系数大约 为0.18mV/。C，为上述双极型晶体管的基区一发射区电压的负温度系数 的绝对值的八分之一。又假设所述的双极型晶体管导电区面积之比为48，则该温度系数 大约为0.34mV/。C，为上述双极型晶体管的基区一发射区电压的负温 度系数的绝对值的四分之一。可见仅仅依赖增大双极型晶体管的导电 区面积之比很难达到基准电路所需要的增益。为了得到零温度系数的基准电压，必须放大两个双极型晶体管的 基区一发射区电压之差的正温度系数，使其能够与负温度系数的电压 相抵消。传统的带隙基准电压电路是采用电阻的比值来提供该增益， 而电阻的使用增加了芯片的功耗和面积。此外，CMOS工艺中提供的电阻具有一定的温度系数，从而影响 输出基准电压的性能，而工艺厂商提供的电阻模型一般精度较低，因 此传统的带隙基准电压参考电路性能往往受限于电阻的性能和模型的 精确程度。基准电压电路设计须考虑的一个因素是其电路所需的尺寸或者芯 片面积。通常，基准电压电路的尺寸由集成电路的主电路设计来决定。如果能够消除电阻等无源器件，减小基准电压电路所需的面积，有助 于使得电路芯片面积最小化或增加供主电路设计所用的面积，从而减 小芯片成本。除此之外，在传统的带隙基准电路中一般采用运算跨导放大器来 提高电路的电源抑制比，但随之而来的会带来电路稳定性方面的考虑。 由于基准电路对稳定性的要求较高，为了达到高稳定性的要求， 一般 在带隙基准电路中引入电容来进行环路的相位补偿。额外的电容不但 增加了电路的面积，而且大大减小了基准电路的速度。如果能够设计实现无需电阻、电容等无源元件甚至运算跨导放大 器的电压基准电路，则可以大大降低其元件数目和面积，从而降低了 基准电路的功耗和成本。
技术实现思路
(一) 要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种低压低功耗的CMOS 电压基准参考电路，以降低构成电路元件的数目和面积，降低基准电 路的功耗和成本。(二) 技术方案为了达到上述目的，本专利技术的技术方案是这样实现的一种低压低功耗的CMOS电压基准参考电路，用于产生一基准电 压，该CMOS电压基准参考电路包括一启动电路ll， 一自偏置电流源 12， 一具有负温度系数的电压产生器13、 一基准电压调节器14，以及 一单管电流镜MOS晶体管Mo。上述方案中，所述启动电路ll由晶体管Mso、Ms,和Ms2构成；其中，PMOS晶体管Mso和NMOS晶体管Mw组成一个基本的反相器单元，Mso、 M^的漏级和栅级分别相连接，源级则分别与参考电源和参考地相连 接；晶体管Mso和Mw组成的反相器单元有一个输入端口和一个输出端 口，其中输入端口为Mso和M^栅级的直接耦合点，同时与所述自偏置电流源12中的晶体管Mc3的栅级直接相连接；输出端口为Mso和Msut接6耦合的漏级，与Ms2的漏级相连接；p沟道增强型MOS晶体管Ms2的栅级 与所述自偏置电流源12中的晶体管Mc,的栅级直接相连接，源级则与参 考地相连接。上述方案中，所述自偏置电流源12包括MOS晶体管Mo)至Mc:6;该 单元包括三条支路，分别由栅级直接耦合的PMOS晶体管Mco、 Ma和 Mc2提供偏置电流，晶体管Mco至Mc2的源级与参考电源相连接，MC1 的栅级和漏级相连接；PMOS晶体管Mc2和NMOS晶体管Mc3组成第一条支路，Mc3的栅级和漏级与Mc2的漏级直接相连接，源级则与参考地相连接；PMOS晶体管Md和NMOS晶体管Mc4组成第二条支路，MC4 的漏级与Mc,的漏级相连接，栅级和NMOS晶体管Mc3的栅级直接耦合，而源级则与第三条支路中的Mc6的漏级相连接；PMOS晶体管Mco和NMOS晶体管Mc5、 Mc6组成第三条支路，Mc5的栅级和漏级、Mc。的漏级和Mc6的栅级直接耦合，Mc6的漏级则与Mcs的源级以及Mc4的源级相连接，源级直接与参考地相连接。上述方案中，所述的负温度系数电压产生器13由NMOS晶体管M, 构成，该管的漏级与栅级相连接，且与基准电压调节器14的M2、 M3的 栅级和漏级以及PMOS晶体管Mo的漏级直接耦合，源级与参考地相连 接。上述方案中，所述基准电压调节器14包括NMOS晶体管M2至 M5以及晶体管校准阵列M&至M5c，其中M,至M3的栅级和漏级共六 个端口与Mo的漏级直接耦合，构成基准电压电路的输出端口；晶体管 MU的栅级和漏级直接耦合到Ms的栅级，M4至Ms的漏级与M2至M3 的源级分别相连接，源级则与参考地相连接；所述晶体管Msa至M5c的漏级与M5的漏级直接耦合，栅级则分别接入开关管S5aS Ssc,开关 管的另一端与Ms的栅级相连接。Msa至Msc的栅级通过另外一组开关管与参考地直接相连接，源级则直接与参考地相连接。上述方案中本文档来自技高网...

【技术保护点】
一种低压低功耗的ＣＭＯＳ电压基准参考电路，用于产生一基准电压，其特征在于，该ＣＭＯＳ电压基准参考电路包括一启动电路（１１），一自偏置电流源（１２），一具有负温度系数的电压产生器（１３）、一基准电压调节器（１４），以及一单管电流镜ＭＯＳ晶体管Ｍ↓［０］。

【技术特征摘要】

【专利技术属性】
技术研发人员：王晗，叶青，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]