带隙基准电压参考电路制造技术

本发明专利技术公开了一种带隙基准电压参考电路，该电路包括：一Ｖ↓［ＢＥ］电压产生器（１１），该Ｖ↓［ＢＥ］电压产生器（１１）包括一个用于产生两支路参考电路的自偏置电流源（１１１），以及耦合于该自偏置电流源（１１１）的用于产生两路Ｖ↓［ＢＥ］电压的偏置发生器（１１２）；一基准电压调节器（１２），该基准电压调节器（１２）包括运算跨导放大器（１２１）和基准电压调节单元（１２２），用于产生一个恒定的基准电压。本发明专利技术利用亚阈值工作区的晶体管来代替电阻放大具有正温度系数的电压，从而降低了带隙基准电压参考电路的功耗和成本。

【技术实现步骤摘要】

本专利技术涉及模拟电路设计
，特别是一种无需任何电阻元 件的低功耗带隙基准电压参考电路。
技术介绍
在模拟电路设计中，基准电压参考电路是许多重要功能模块必不 可少的组成单元之一。电压基准的目的是建立一个与温度、工艺和电 源电压变化无关的直流电压源。目前公认的电压基准技术为带隙电压基准。 一种带隙电压基准利 用与绝对温度成正比的电路，来抵消双极型晶体管基区一发射区电压 的负温度特性，从而得到恒定的输出基准电压，输出电压值一般为硅的带隙电压1.25V左右。而且带隙电压基准可以在不同的电源电压和 工艺条件以及较宽的工作温度范围下保持稳定。双极型晶体管的基区一发射区电压具有负温度系数，一般情况下， 此温度系数大约为-1.5mV/。C。当两个双极型晶体管工作在不相等的电 流密度下，它们的基区一发射区电压的差值就与绝对温度成正比。一 般情况下，差值的温度系数是单个双极型晶体管基区一发射区电压温 度系数的三分之一到六分之一。在传统的带隙基准电路中， 一般采用两个不同的电阻值之比来放 大两个双极型晶体管的基区一发射区电压的差值，使其和单个双极型 晶体管基区一发射区电压的温度系数相抵消，这样得到了具有零温度 系数的基准电压。传统的CMOS工艺流程中采用硅化工艺来减小多晶硅和扩散区的 薄膜电阻，从而增大了所需的电阻的长度和面积。部分工艺流程可以 采用硅化阻挡层来增大电阻值，与此同时增加了工艺的成本。而在传 统带隙基准电压参考电路中， 一般采用大电阻来达到低功耗的要求，这样也使得电路的成本大大增加。基准电压电路设计须考虑的一个因素是其电路所需的尺寸或者芯 片面积。通常，基准电压电路的尺寸由集成电路的主电路设计来决定。 减小基准电压电路所需的面积，有助于使得电路芯片面积最小化或增 加供主电路设计所用的面积，从而减小芯片成本。此外，CMOS工艺中提供的电阻具有一定的温度系数，从而影响 输出基准电压的性能，而工艺厂商提供的电阻模型往往精度较低，因 此传统的带隙基准电压参考电路性能往往受限于电阻的性能和模型的 精确程度。随着深亚微米集成电路工艺和手持移动设备产业的飞速发展，低 功耗的模拟电路设计正成为研究的热点。在传统的基准电路里，为了 降低功耗，往往会采用大面积的电阻。如果能够作出无需电阻元件的 基准电路，则可以大大降低其功耗和成本。
技术实现思路
(一) 要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种无需任何电阻元件的 低功耗带隙基准电压参考电路，以降低带隙基准电压参考电路的功耗 和成本。(二) 技术方案为了达到上述目的，本专利技术的技术方案是这样实现的 一种带隙基准电压参考电路，该电路包括一 VBE电压产生器11，该VBE电压产生器11包括一个用于产生两 支路参考电路的自偏置电流源lll，以及耦合于该自偏置电流源iu的 用于产生两路VBE电压的偏置发生器112;一基准电压调节器12，该基准电压调节器12包括运算跨导放大器121和基准电压调节单元122，用于产生一个恒定的基准电压。上述方案中，所述VBE电压产生器11产生第一路VBE电压和第二 路VBE电压，所述第一路VBE电压直接耦合到所述基准电压调节单元122上，所述第二路VBE电压通过所述运算跨导放大器121耦合到所述 基准电压调节单元122上。上述方案中，所述自偏置电流源111包括NMOS晶体管M1、 M2 和PMOS晶体管M3、 M4，其中Ml和M2的源级与参考电源相连接， Ml的栅级、M2的栅级和漏级以及M4的漏级直接耦合，而M1的漏 级、M3的栅级和漏级以及M4的栅级直接耦合，M3、 M4的漏级分别 与所述偏置发生器112中pnp晶体管Dl和D2的发射区相连接。上述方案中，所述用于产生两路VBE电压的偏置发生器112包括pnp 晶体管D1和D2， D1和D2的基区和集电区接地，发射区与所述自偏置 电流源111中M3和M4的漏级分别相连接。上述方案中，所述晶体管D1的导电区为所述晶体管D2导电区的N倍。上述方案中，所述偏置发生器112产生的第一路偏置和第二路偏置 共同耦合到所述自偏置电流源11 l上产生两路参考电压。上述方案中，所述运算跨导放大器121包括一路正输入端、 一路负 输入端和一路输出端，其中正输入端与所述基准电压调节单元122中的 晶体管M7的栅极相连接，负输入端与所述自偏置电流源111中M3的漏 级相连接，输出与晶体管M5的栅极相连接；所述晶体管M5用于为所述 基准电压调节单元122提供直流偏置。上述方案中，所述基准电压调节单元122包括PMOS晶体管M6、 M7和M8，所述晶体管M6和M7的栅极与源极相连接，M8的栅极与 所述自偏置电流源111中M4的漏级相连接；所述M6、 M7和M8的 衬底与各自的源极相连接。本专利技术还提供了 一种应用带隙基准电压参考电路产生基准电压的 方法，该方法包括产生两个具有负温度系数的参考电压；将产生的这两个参考电压相减得到具有正温度系数的电压；放大该具有正温度系数的电压；将相等的具有正负温度系数的两个电压相加，得到基准电压。上述方案中，所述放大该具有正温度系数的电压是由处于亚阈值 工作区的晶体管完成的；所述基准电压由一个基区一发射区电压降和 经过放大的具有相等正温度系数的电压之和产生。(三)有益效果 从上述技术方案可以看出，本专利技术具有以下有益效果-1、 传统的带隙基准电路利用电阻将电流转变成电压形式，并且提 供正温度系数电压的增益。工作在亚阈值区的MOS晶体管的栅源电压 随着温度的升高而在一定范围内近似线性降低。基于该特性，传统带 隙基准电路中的电阻可以被工作在亚阈值区的晶体管套筒形式代替来 产生正温度系数电压的增益，用于抵消负温度系数的双极型晶体管基 极一发射极电压，输出一个低温度系数的基准源，从而避免了电阻的 使用，减小了电路的功耗和面积。2、 本专利技术利用亚阈值工作区的晶体管来代替电阻放大具有正温度 系数的电压，从而得到低功耗，高集成度的带隙基准电压参考电路， 达到了降低带隙基准电压参考电路的功耗和成本的目的。3、 本专利技术提供的带隙基准电压参考电路，消除了电阻的使用，采 用亚阈值区的晶体管减小了电路的工作电流和面积，与传统的带隙基 准电压参考电路相比具有更低的功耗和成本。附图说明图1是本专利技术提供的带隙基准电压参考电路的电路图2是图1所示电压基准电路输出基准电压的温度特性曲线图3是图1所示电压基准电路输出基准电压随电源电压变化曲线图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本专利技术进一步详细说明。如图1所示，图1是本专利技术提供的带隙基准电压参考电路的电路7图，该电路包括VBE电压产生器11和基准电压调节器12。其中，该 VBE电压产生器11包括一个用于产生两支路参考电路的自偏置电流源 111，以及耦合于该自偏置电流源111的用于产生两路VBE电压的偏置 发生器112。该基准电压调节器12包括运算跨导放大器121和基准电压调节单元122，用于产生一个恒定的基准电压。所述VBE电压产生器11产生第一路VBE电压和第二路VBE电压， 所述第一路VBE电压直接耦合到所述基准电压调节单元122上，所述 第二路VBE电压通过所述运算跨导放大器121耦合到所述基准电本文档来自技高网...

【技术保护点】
一种带隙基准电压参考电路，其特征在于，该电路包括：　一ＶＢＥ电压产生器（１１），该ＶＢＥ电压产生器（１１）包括一个用于产生两支路参考电路的自偏置电流源（１１１），以及耦合于该自偏置电流源（１１１）的用于产生两路ＶＢＥ电压的偏置发生器（１１２）；　一基准电压调节器（１２），该基准电压调节器（１２）包括运算跨导放大器（１２１）和基准电压调节单元（１２２），用于产生一个恒定的基准电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：王晗，叶青，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]