高电源抑制的带隙基准源制造技术

一种高电源抑制的带隙基准源，包括自偏置电路、调整电路、带隙核心电路和启动电路。带隙核心电路中的Ｉ↓［ＰＴＡＴ］产生电路通过运放的负反馈调整其静态工作点，使ＮＰＮ管Ｑ１、Ｑ２的集电极电流精确相等，产生的Ｉ↓［ＰＴＡＴ］电流与恒流源电路中具有负温度系数的ＮＰＮ晶体管Ｑ８的Ｖ↓［ＢＥ］进行温度一阶补偿来降低温度系数。恒流源电路自身可产生偏置，为Ｉ↓［ＰＴＡＴ］产生电路提供偏置电流。运放电路为两级运放以提高增益，补偿电路为两级运放进行频率补偿。调整电路通过负反馈作用来消除基准输出Ｖ↓［ＲＥＦ］对电源电压的依赖，以提高ＰＳＲＲ。启动电路可消除“简并”偏置点，并驱动自偏置电路工作。自偏置电路为调整电路提供偏置电压。本实用新型专利技术电路结构简单新颖，不需要外接偏置，电路所占面积小，具有良好的温度系数。（*该技术在2017年保护过期，可自由使用*）

Bandgap reference source with high power supply suppression

A bandgap reference source with high power supply includes a self bias circuit, an adjustment circuit, a band gap core circuit, and a start circuit. The bandgap core circuit in I: PTAT generation circuit of the static working point through the negative feedback amplifier to adjust, is exactly equal to the collector current NPN tube Q1, Q2, NPN transistor Q8 generated I: PTAT current and constant current source circuit with a negative temperature coefficient of V: BE first order temperature compensation to reduce the temperature coefficient. The constant current source circuit can be produced with bias, bias current of I: PTAT circuit. The op amp circuit is a two stage operational amplifier to increase the gain, and the compensation circuit is a two stage operational amplifier for frequency compensation. The adjustment circuit through the negative feedback function to eliminate the reference output V down REF dependence on the voltage of the power supply, in order to improve the PSRR. The start circuit eliminates the \degenerate\ bias point and drives the bias circuit. The bias circuit provides bias voltage for the regulator circuit. The utility model has the advantages of simple and novel circuit structure, no external bias, small circuit occupation, and good temperature coefficient.

【技术实现步骤摘要】

本技术属于数模混合集成电路领域，具体为低功耗高电源抑制的Bi-CMOS带隙基准源，是一种结构简单、低功耗高电源抑制比的带隙基准 电压源，尤其适合应用于混合集成电路的模/数转换器(ADC)、数/模转换 器(DAC)中。
技术介绍
在ADC、 DAC混合集成电路设计中，片内集成的高性能基准源 (Reference)不可或缺。随着电路系统的复杂化和数模混合信号的精致化， 对ADC、 DAC等混合集成电路的要求越来越高，从而对基准源的要求特别 是对它的电源抑制要求也越来越高。制作基准电压源，传统的做法是利用二极管的反向击穿特性。它是利 用二极管与限流电阻配合，并通过调节流过自身的电流来抵消电源电压的 变化对它造成的影响。但是，这需要很高的电源电压才能使二极管反向击 穿，更重要的是它和电源电压的相关性较大，电源抑制比(PSRR)不理想。 也有的是利用正向V^来产生基准电压，但是这会使得温度系数很大。而带 隙基准源由于其具有较低的温度系数、较高的电源抑制比以及稳定的输出 等优点而备受青睐。为了降低带隙的温度系数，人们一般都是通过温度一阶补偿的办法来 达到目的。传统上的带隙基准源的电路结构如图(1)，它的电源抑制性 能不是很好，精度也不是很高，而且还对运放的失调非常敏感。
技术实现思路
本技术的目的在于提供一种高电源抑制的带隙基准源，该带隙基 准源的具有低功耗和高电源抑制的优点。本技术提供的高电源抑制的带隙基准源，包括自偏置电路、调整电路、带隙核心电路和启动电路；其中，带隙核心电路包括NPN晶体管 Ql、 Q2、 Q6、 Q7和Q8， PNP晶体管Q3、 Q4和Q5，还包括电阻R1、 R2、 R3、 R4以及电容C1; NPN晶体管Q1和Q2的基极分别接在电阻R3的两 端，发射极连在一起，共同接在电阻R4上，电阻R4的另一端接地；NPN 晶体管Ql和PNP晶体管Q3的集电极接在一起，NPN晶体管Q2和PNP 晶体管Q4的集电极接在一起；NPN晶体管Q2和PNP晶体管Q4的基极电 位相同，发射极电位均接在基准输出电压V^上；PNP晶体管Q5的发射极 接在基准输出电压V^上、基极接在NPN晶体管Q2与PNP晶体管Q4的 集电极上，NPN晶体管Q6的发射极接地、基极和NPN晶体管Q8的基极 连在一起，而PNP晶体管Q5和NPN晶体管Q6的集电极接在一起，共同 接在NPN晶体管Q7的基极；NPN晶体管Q7的发射极和基极分别接地和 基准输出电压V^; NPN晶体管Q8的集电极和基极连一起，接在电阻R3 上；电阻R2的一端接在电阻R3上，另一端接在基准输出电压V^上；电 阻R1的一端接在NPN晶体管Q7的基极，另一端接在电容C1上；而电容 Cl的另一端接在PNP晶体管Q5的基极；基准输出电压V^作为输出端接 在外围的电路上；启动电路在电源电压Vw上电时工作，产生电流并输送至自偏置电路中， 以驱动自偏置电路导通；自偏置电路接收到启动电路提供的电流后开始导 通，通过自身的偏置作用来产生与电源电压V^无关的偏置电压，并输送至调整电路中，同时把启动电路关闭；调整电路接收到自偏置电路输出的偏 置电压后，通过自身的调整作用来产生恒定的电流并输出至带隙核心电路 中；带隙核心电路接收到调整电路提供的恒定电流后，通过自身的运转来 产生带隙基准电压V^，并把它作为整个带隙基准源的输出。本技术的带隙基准源核心电路与现有的技术相比，具有极大的电 源抑制比(PSRR)，这是通过核心电路外的调整电路和核心电路中的"局 部电源"V，来实现的。而且，本技术中的核心电路结构简单，在相同 的输入电压下，消耗的电流也很小，属于低功耗的带隙基准源。在Bi-CMOS工艺下，传统的带隙基准源的电路结构通过温度的一阶补偿，温度系数比 较大，而在本带隙基准源的电路结构中，利用新颖的Ip^电路产生结构， 使温度系数大大降低。另外，本技术中增加了自偏置电路、调整电路 和启动电路，其中自偏置电路中的两条支路电流的精确复制保证了与电源 电压的无关性，从而允许了输入电压的大幅度变化；调整电路是由自偏置 电路来进行偏置，并为带隙核心电路提供外部电源，这就使得带隙的核心 电路受输入电压(电源电压)的影响较小。为了避免自偏置电路中"简并 点"的存在，本技术引入了启动电路，当自偏置电路启动后，启动电 路就关闭，这既保证了电路的正常工作，又极大的降低了电路的功耗。带隙的典型结构图l中，由于运放的失调会使PSRR降低，增益的有限也会使精度降低。而在本技术的带隙结构图3中，通过两级运放来提 高增益，进而提高精度；运放用单端输入可以减少其失调；补偿电路8的 频率补偿用来提高运放自身的相位裕度，进而保证其稳定性。具体分析如 下PNP晶体管Q5、 NPN晶体管Q6组成第一级放大器——共射极放大器， 其中，PNP晶体管Q5用PNP类型的原因是为了对Y点电位进行偏置，以 保证Vx = VY 。 NPN晶体管Q6为PNP晶体管Q5的有源负载，这是利用了 有源负载的动态阻抗高的特点来提高增益，另外，有源负载的静态功耗也 较小。NPN晶体管Q7为共射极放大器，两个共射极放大器的级联极大的 提高了增益，也提高了精度。运放的一个很大的作用就是其深度负反馈使 得输出与输入无关，在这里也简要解释一下运算放大器的反馈极性当Y 点有一瞬时正向信号时，由于第一级和第二级运算放大器都是共射极，所 以经过两级运算放大器后，信号仍为正，正信号加在电阻R3上，NPN晶 体管Ql的基极电压变化为AV^， NPN晶体管Q2的基极电压变化为 AVBE + AIR3，所以，NPN晶体管Q2基极的变化对Y点的影响远比NPN晶 体管Ql基极的变化影响大；而且，由于NPN晶体管Ql的基极和Y点是 同向端，NPN晶体管Q2的基极与Y点是反向端，因此，该电路的负反馈 系数远大于正反馈系数，形成深度负反馈。也就是说，当NPN晶体管Ql 和Q2集电极电流有微小差别时，NPN晶体管Ql和Q2的基极都能感受得 到，于是它们就通过这种深度负反馈的作用来调整各自的静态工作点，以减小集电极电流的差别，从而保证了集电极电流的精确相等，这对于降低 温度系数也是非常有利的。总之，本技术基准源的电路结构简单、新颖，用自身的偏置提供 电源而不需要外接偏置，电路所占面积小，具有良好的温度系数。附图说明图1为典型的带隙基准源的核心电路原理图；图2为本技术的带隙基准源的原理框图；图3为本技术的带隙基准源的核心电路原理图；图4为对应于图2的一种实施方式的电路图；图5为本技术的PSRR仿真结果；图6为本技术的电路中，输出随输入电压变化(电压调整率)的 仿真结果。具体实施方式本技术为具有启动电路和自偏置电路的带隙基准源，它具有高电 源抑制(PSRR)、大的输入范围、小的电压调整率、相同的电源电压下消 耗的电流小等优点。如图2所示，该带隙基准源包括产生基准的带隙核心 电路3和为带隙核心电路3提供外部电源的自偏置电路1、调整电路2以及 启动电路4。当电源电压Vw上电时，启动电路4工作驱动自偏置电路1导 通；自偏置电路1导通后使启动电路4关断，并且通过自身的偏置为调整 电路2提供相对电源电压、无关的偏置电压；调整电路2为带隙核本文档来自技高网...

【技术保护点】
一种高电源抑制的带隙基准源，其特征在于：它包括自偏置电路（１）、调整电路（２）、带隙核心电路（３）和启动电路（４）；其中，带隙核心电路（３）包括ＮＰＮ晶体管Ｑ１、Ｑ２、Ｑ６、Ｑ７和Ｑ８，ＰＮＰ晶体管Ｑ３、Ｑ４和Ｑ５，还包括电阻Ｒ１、 Ｒ２、Ｒ３、Ｒ４以及电容Ｃ１；ＮＰＮ晶体管Ｑ１和Ｑ２的基极分别接在电阻Ｒ３的两端，发射极连在一起，共同接在电阻Ｒ４上，电阻Ｒ４的另一端接地；ＮＰＮ晶体管Ｑ１和ＰＮＰ晶体管Ｑ３的集电极接在一起，ＮＰＮ晶体管Ｑ２和ＰＮＰ晶体管Ｑ４的集电极接在一起；ＮＰＮ晶体管Ｑ２和ＰＮＰ晶体管Ｑ４的基极电位相同，发射极电位均接在基准输出电压Ｖ↓［ＲＥＦ］上；ＰＮＰ晶体管Ｑ５的发射极接在基准输出电压Ｖ↓［ＲＥＦ］上、基极接在ＮＰＮ晶体管Ｑ２与ＰＮＰ晶体管Ｑ４的集电极上，ＮＰＮ晶体管Ｑ６的发射极接地、基极和ＮＰＮ晶体管Ｑ８的基极连在一起，而ＰＮＰ晶体管Ｑ５和ＮＰＮ晶体管Ｑ６的集电极接在一起，共同接在ＮＰＮ晶体管Ｑ７的基极；ＮＰＮ晶体管Ｑ７的发射极和基极分别接地和基准输出电压Ｖ↓［ＲＥＦ］；ＮＰＮ晶体管Ｑ８的集电极和基极连一起，接在电阻Ｒ３上；电阻Ｒ２的一端接在电阻Ｒ３上，另一端接在基准输出电压Ｖ↓［ＲＥＦ］上；电阻Ｒ１的一端接在ＮＰＮ晶体管Ｑ７的基极，另一端接在电容Ｃ１上；而电容Ｃ１的另一端接在ＰＮＰ晶体管Ｑ５的基极；基准输出电压Ｖ↓［ＲＥＦ］作为输出端接在外围的电路上；启动电路（４）在电源电压Ｖ↓［ＩＮ］上电时工作，产生电流并输送至自偏置电路（１）中，以驱动自偏置电路（１）导通；自偏置电路（１）接收到启动电路（４）提供的电流后开始导通，通过自身的偏置作用来产生与电源电压Ｖ↓［ＩＮ］无关的偏置电压 ，并输送至调整电路（２）中，同时把启动电路（４）关闭；调整电路（２）接收到自偏置电路（１）输出的偏置电压后，通过自身的调整作用来产生恒定的电流并输出至带隙核心电路（３）中；带隙核心电路（３）接收到调整电路（２）提供的恒定电流后，通过自身的运转来产生带隙基准电压Ｖ↓［ＲＥＦ］，并把它作为整个带隙基准源的输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邹雪城，陈晓飞，刘占领，雷鑑铭，刘政林，郑朝霞，
申请(专利权)人：华中科技大学，
类型：实用新型
国别省市：83[中国|武汉]