一种阻值调节带隙电压电流基准源电路制造技术

本发明专利技术涉及一种阻值调节带隙电压电流基准源电路，属于CMOS模拟电路设计技术领域。该基准源电路中的启动电路的存在避免了电路进入零点从而保证了电路正常工作；该基准源电路中使用cascade结构，基准源电路两臂对称性好，在电源偏置及工艺偏差情况下不会较大的引入电路失调；利用Q3的负温飘系数进行补偿，基准电压的温飘系数较小；加入了电阻调节电阻，使得电阻值可控，降低了工艺偏差带来的风险；通过一个带隙结构同时提供了基准电压与基准电流的基准源。

【技术实现步骤摘要】

本专利技术涉及一种阻值调节带隙电压电流基准源电路，属于CMOS模拟电路设计

技术介绍
在半导体工艺的各种不同的器件参数中，双极型晶体管的特性参数被证实具有最好的重复性，并且具有能提供正温度系数和负温度系数的、严格定义的量。尽管MOS器件的许多参数已被考虑用于基准产生，但是双极电路还是形成这类电路的核心。带隙基准电压源的基本原理是利用双极型晶体管基区一发射区电压VBE具有负温度系数，而不同电流密度偏置下的两个基区一发射区的电压差ΔVBE具有正温度系数的特性。将这两个电压线性叠加从而获得低温度系数的基准电压源。一种常见的基准源电路原理图如图1所示，该电路利用VBE的负温飘系数与ΔVBE的正温飘系数进行补偿设计，并最终得到具有近似于0温飘的基准电压VBG。这类电路虽然可得到具有低温飘系数的基准电压，但无法同时提供基准电流，在对基准电流由需求时，则需额外提供一个类似的电路产生基准电流。
技术实现思路
本专利技术的目的是为了克服现有技术的不足，提出一种阻值调节带隙电压电流基准源电路，该基准源电路通过一个带隙结构，可同时提供基准电压和基准电流，这样既降低了设计复杂度，同时又可减小版图面积。本专利技术的目的是通过以下技术方案实现的。本专利技术的一种阻值调节带隙电压电流基准源电路，该基准源电路包括P型晶体管P1、P型晶体管P2、P型晶体管P3、P型晶体管P4、P型晶体管P5、P型晶体管P6、P型晶体管P7、P型晶体管P8、P型晶体管P9、P型晶体管P10、N型晶体管N1、N型晶体管N2、N型晶体管N3、N型晶体管N4、N型晶体管N5、N型晶体管N6、双极型晶体管Q1、双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；其中，P型晶体管P1、P型晶体管P2、N型晶体管N1、N型晶体管N2四个晶体管组成了启动电路；P型晶体管P1、N型晶体管N1、N型晶体管N2通过串联方式按顺序连接在一起，P型晶体管P1的栅极与P型晶体管P1的漏极相连，N型晶体管N1的栅极与N型晶体管N1的漏极相连，N型晶体管N2的栅极与N型晶体管N2的漏极相连，P型晶体管P1的漏极、N型晶体管N1的漏极与P型晶体管P2的栅极相连；P型晶体管P3、P型晶体管P4、P型晶体管P5、P型晶体管P6、N型晶体管N3、N型晶体管N4、N型晶体管N5、N型晶体管N6、双极型晶体管Q1、双极型晶体管Q2通过cascade结构组成了基准源主体结构，P型晶体管P3、P型晶体管P5、电阻R3、N型晶体管N3、N型晶体管N4、电阻R1、双极型晶体管Q1通过串联的方式按顺序连接在一起，电阻R5的一端与N型晶体管N4的源极相连，电阻R5的另一端接地(VSS)；P型晶体管P4、P型晶体管P6、电阻R4、N型晶体管N5、N型晶体管N6、双极型晶体管Q2通过串联方式按顺序连接在一起，其中P型晶体管P3的栅极与P型晶体管P4的栅极连接在一起，P型晶体管P3的栅极、P型晶体管P4的栅极与P型晶体管P5的漏极连接在一起；P型晶体管P5的栅极与P型晶体管P6的栅极连接在一起，P型晶体管P5的栅极、P型晶体管P6的栅极与N型晶体管N3的漏极连接在一起，N型晶体管N3的栅极与N型晶体管N5的栅极连接在一起，N型晶体管N3的栅极、N型晶体管N5的栅极、P型晶体管P6的漏极以及P型晶体管P2的漏极连接在一起，N型晶体管N4的栅极、N型晶体管N6的栅极以及N型晶体管N5的漏极连接在一起；P型晶体管P7、P型晶体管P8、电阻R2按顺序串联，P型晶体管P9与P型晶体管P10串联；电阻R2的一端与P型晶体管P8的漏极相连接，电阻R2的另一端与VSS连接；P型晶体管P7的栅极、P型晶体管P9的栅极、P型晶体管P3的栅极以及P型晶体管P4的栅极连接在一起；P型晶体管P8的栅极、P型晶体管P10的栅极、P型晶体管P5的栅极以及P型晶体管P6的栅极连接在一起；P型晶体管P1的源极、P型晶体管P3的源极、P型晶体管P4的源极、P型晶体管P9的源极与VDD连接在一起；N型晶体管N2的源极、双极型晶体管Q1的集电极、双极型晶体管Q2的集电极与VSS连接在一起；P型晶体管P3的结构尺寸与P型晶体管P4的结构尺寸一致，P型晶体管P5的结构尺寸与P型晶体管P6的结构尺寸一致，N型晶体管N3的结构尺寸与N型晶体管N5的结构尺寸一致，N型晶体管N4的结构尺寸与N型晶体管N6的结构尺寸一致，以保证基准源电路两臂电流保持一致；P型晶体管P7与P型晶体管P8组成电流镜1，P型晶体管P9与P型晶体管P10组成电流镜2；电阻R1的内部包括9段小电阻，该9段小电阻串联，其中有8段小电阻分别与8个NMOS管并联，所有NMOS管通过串联的方式连接，且NMOS管栅极由38译码电路的输出信号控制；实际工作时，可通过外部信号通过晶体管的通断来调节整个串联电阻的阻值；电阻R2、电阻R5的内部电路结构、工作原理均与电阻R1的内部结构、工作原理相同。P1、P2、N1、N2四个晶体管组成了启动电路，其中P1、N1、N2通过串联方式连接在一起，并且栅极与漏极相接，P1、N1的漏极与P2的栅极相连。在上电过程中，P1、P2、N1、N2同时开启，将N3与N5栅极电压拉高，将该基准源电路带出零点，以保证基准源不会工作在零点。P3、P4、P5、P6、N3、N4、N5、N6、Q1、Q2通过cascade结构组成了基准源主体结构，P3、P5、电阻R3、N3、N4、电阻R1、Q1通过串联的方式连接在一起，电阻R5一端与N4的源极相连，另一端接地。P4、P6、R4、N5、N6、Q2同样通过串联方式连接在一起，其中P3与P4、P5与P6、N3与N5、N4与N6的栅极连接在一起，同时结构与尺寸也完全一致以保证电路两臂电流保持一致。P7与P8、P9与P10组成两个电流镜像结构，分别为电流镜1和电流镜2，输出基准电压Vref与基准电流Iref。其中P7、P8与电阻R2串联，P9与P10串联，P7与P9的栅极与P3、P4栅极相连，P8与P10的栅极与P5、P6栅极相连。故该基准源电路可同时提供基准电压Vref与基准电流Iref。该结构利用基准电压Vref具有低温飘系数、高电源抑制比的特点，并通过电流镜2将I1放大为额定大小的基准电流Iref。其中为了避免由于工艺偏差而引起R1、R2、R5阻值的变化，进而导致基准电流随工艺偏差而改变，电路设计时对R1、R2、R5进行了可控设计，本文档来自技高网...

【技术保护点】
一种阻值调节带隙电压电流基准源电路，其特征在于：该基准源电路包括P型晶体管P1、P型晶体管P2、P型晶体管P3、P型晶体管P4、P型晶体管P5、P型晶体管P6、P型晶体管P7、P型晶体管P8、P型晶体管P9、P型晶体管P10、N型晶体管N1、N型晶体管N2、N型晶体管N3、N型晶体管N4、N型晶体管N5、N型晶体管N6、双极型晶体管Q1、双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；P型晶体管P1、N型晶体管N1、N型晶体管N2通过串联方式按顺序连接在一起，P型晶体管P1的栅极与P型晶体管P1的漏极相连，N型晶体管N1的栅极与N型晶体管N1的漏极相连，N型晶体管N2的栅极与N型晶体管N2的漏极相连，P型晶体管P1的漏极、N型晶体管N1的漏极与P型晶体管P2的栅极相连；P型晶体管P3、P型晶体管P5、电阻R3、N型晶体管N3、N型晶体管N4、电阻R1、双极型晶体管Q1通过串联的方式按顺序连接在一起，电阻R5的一端与N型晶体管N4的源极相连，电阻R5的另一端接地；P型晶体管P4、P型晶体管P6、电阻R4、N型晶体管N5、N型晶体管N6、双极型晶体管Q2通过串联方式按顺序连接在一起；P型晶体管P3的栅极、P型晶体管P4的栅极与P型晶体管P5的漏极连接在一起；P型晶体管P5的栅极、P型晶体管P6的栅极与N型晶体管N3的漏极连接在一起；N型晶体管N3的栅极、N型晶体管N5的栅极、P型晶体管P6的漏极以及P型晶体管P2的漏极连接在一起；N型晶体管N4的栅极、N型晶体管N6的栅极以及N型晶体管N5的漏极连接在一起；P型晶体管P7、P型晶体管P8、电阻R2按顺序串联，P型晶体管P9与P型晶体管P10串联；电阻R2的一端与P型晶体管P8的漏极相连接，电阻R2的另一端与VSS连接；P型晶体管P7的栅极、P型晶体管P9的栅极、P型晶体管P3的栅极以及P型晶体管P4的栅极连接在一起；P型晶体管P8的栅极、P型晶体管P10的栅极、P型晶体管P5的栅极以及P型晶体管P6的栅极连接在一起；P型晶体管P1的源极、P型晶体管P3的源极、P型晶体管P4的源极、P型晶体管P9的源极与VDD连接在一起；N型晶体管N2的源极、双极型晶体管Q1的集电极、双极型晶体管Q2的集电极与VSS连接在一起。...

【技术特征摘要】
1.一种阻值调节带隙电压电流基准源电路，其特征在于：该基准源电路包
括P型晶体管P1、P型晶体管P2、P型晶体管P3、P型晶体管P4、P型晶体管
P5、P型晶体管P6、P型晶体管P7、P型晶体管P8、P型晶体管P9、P型晶体
管P10、N型晶体管N1、N型晶体管N2、N型晶体管N3、N型晶体管N4、N
型晶体管N5、N型晶体管N6、双极型晶体管Q1、双极型晶体管Q2、电阻R1、
电阻R2、电阻R3、电阻R4和电阻R5；
P型晶体管P1、N型晶体管N1、N型晶体管N2通过串联方式按顺序连接
在一起，P型晶体管P1的栅极与P型晶体管P1的漏极相连，N型晶体管N1的
栅极与N型晶体管N1的漏极相连，N型晶体管N2的栅极与N型晶体管N2的
漏极相连，P型晶体管P1的漏极、N型晶体管N1的漏极与P型晶体管P2的栅
极相连；
P型晶体管P3、P型晶体管P5、电阻R3、N型晶体管N3、N型晶体管N4、
电阻R1、双极型晶体管Q1通过串联的方式按顺序连接在一起，电阻R5的一端
与N型晶体管N4的源极相连，电阻R5的另一端接地；
P型晶体管P4、P型晶体管P6、电阻R4、N型晶体管N5、N型晶体管N6、
双极型晶体管Q2通过串联方式按顺序连接在一起；
P型晶体管P3的栅极、P型晶体管P4的栅极与P型晶体管P5的漏极连接
在一起；
P型晶体管P5的栅极、P型晶体管P6的栅极与N型晶体管N3的漏极连接
在一起；
N型晶体管N3的栅极、N型晶体管N5的栅极、P型晶体管P6的漏极以及
P型晶体管P2的漏极连接在一起；
N型晶体管N4的栅极、N型晶体管N6的栅极以及N型晶体管N5的漏极

\t连接在一起；
P型晶体管P7、P型晶体管P8、电阻R2按顺序串联，P型晶体管P9与P
型晶体管P10串联；
电阻R2的一端与P型晶体管P8的漏极相连接，电阻R2的另一端与VSS
连接；
P型晶体管P7的栅极、P型晶体管P9...

【专利技术属性】
技术研发人员：王轩，巨艇，朱启，赖晓玲，龚科，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：陕西;61