低压差电压调节器及供电系统技术方案

本实用新型专利技术提供一种低压差电压调节器及供电系统，低压差电压调节器包括功率管、误差放大器、反馈电压采样电路、控制晶体管、使能端、输出电容、控制开关和输出端。功率管的源极与电源端相连，漏极与输出端相连，栅极与误差放大器的输出端相连，误差放大器的第二输入端与参考电压相连；反馈电压采样电路用于采样输出端的电压并输出反馈电压；控制晶体管的第一连接端与电源端相连，第二连接端与功率管的栅极相连，控制端与使能端相连；控制开关和输出电容依次连接于输出端和接地端之间，控制开关的控制端与使能端相连，使能端用于接收使能信号。与现有技术相比，本实用新型专利技术中的低压差电压调节器可以节省在间歇式工作方式中额外消耗的能量。

【技术实现步骤摘要】
【专利说明】低压差电压调节器及供电系统
本技术涉及电路设计
，特别涉及一种可以节省能量的低压差电压 调节器及供电系统。 【
技术介绍
】 传统的低压差电压调节器如图1所示，其包括误差放大器EA，输出功率PMOS管 MP5,分压电阻R1和R2,输出电容C1及ARM处理器（或其它被供电电路）。随着物联网 (InternetofThings)应用的兴起，系统对功耗要求越来越严格，特别是以电池供电的系 统，希望功耗越小越好，为了降低平均功耗，很多系统中的电路为间歇式工作，比如，基于 ARM(AdvancedRISCMachines)的处理器，一般通过关闭和重启其供电电源来实现减小平 均功耗，当供电电源关闭时，ARM处理器的电源电压降为零，从而不再耗电。 在图1中，低压差电压调节器作为供电电源为ARM处理器供电，在上述间歇式工 作方式中，当低压差电压调节器关闭时，由于输出电容C1上有电荷，ARM处理器将继续消 耗输出电容C1上的能量，直至其上的电荷耗尽；当重启时，低压差电压调节器会重新将输 出电容C1充满，使其充电至ARM处理器所需要的工作电压VTR(例如，为1.2V)。在不断关 闭和重启过程中，输出电容C1上的电荷被泄放和充满的过程将额外消耗能量，此能量约为，其中，C为输出电容C1的电容值，VTR为ARM处理器所需的工作电压，f为间 歇式工作的频率。 因此，有必要提供一种改进的技术方案来节省上述在输出电容C1上额外消耗的 能量。 【
技术实现思路
】 本技术的目的在于提供一种低压差电压调节器，其可以节省在间歇式工作方 式中额外消耗的能量，从而进一步降低系统的平均功耗。 为了解决上述问题，根据本技术的一个方面，本技术提供一种低压差电 压调节器，其包括功率管、误差放大器、反馈电压采样电路、控制晶体管、使能端、输出电容、 控制开关和输出端V0。所述功率管的源极与电源端相连，其漏极与输出端V0相连，其栅极 与误差放大器的输出端相连，误差放大器的第二输入端与参考电压相连；所述反馈电压采 样电路的输入端与输出端V0相连，所述反馈电压采样电路的输出端与所述误差放大器的 第一输入端相连，所述反馈电压采样电路用于采样所述输出端V0的电压并输出反馈电压； 所述控制晶体管的第一连接端与电源端相连，其第二连接端与功率管的栅极相连，其控制 端与使能端相连；所述控制开关和输出电容依次连接于所述输出端V0和接地端之间，所述 控制开关的控制端与所述使能端相连，所述使能端用于接收使能信号。 进一步的，当所述使能信号为第一逻辑电平时，其使控制晶体管导通，将功率管的 栅极电压拉高至电源电压，从而关断功率管，实现关闭低压差电压调节器，同时，该第一逻 辑电平使控制开关关断，以切断输出电容与输出端VO的连接；当所述使能信号为第二逻辑 电平时，其使控制晶体管关断，此时，功率管的栅极电压受误差放大器的输出端控制，同时， 该第二逻辑电平使控制开关导通，以实现输出电容与输出端V0相连，从而实现重启低压差 电压调节器。 进一步的，所述低压差电压调节器还包括连接于控制开关的控制端和使能端之间 的逻辑控制电路，所述逻辑控制电路的第一输入端与使能端相连，其第二输入端与输出端 V0相连，其第三输入端与输出电容和控制开关之间的连接节点相连，其输出端与所述控制 开关的控制端相连。当所述使能信号为第二逻辑电平时，若输出端V0的电压小于Vl-Vos， 则所述逻辑控制电路输出控制信号以使得控制开关关断，若输出端的电压V0的电压大于 等于Vl-Vos时，所述逻辑控制电路使控制开关导通，其中，VI为输出电容和控制开关之间 的连接节点的电压值，V0为输出端V0的电压值，Vos为预先设定的偏差电压，当所述使能信 号为第一逻辑电平时，所述逻辑控制电路输出控制信号以使得控制开关关断。 进一步的，所述逻辑控制电路包括比较器、电压源和逻辑单元，所述比较器的第一 输入端与输出端V0相连，其第二输入端与电压源的负极相连，该电压源的正极与输出电容 和控制开关之间的连接节点相连，比较器的输出端与逻辑单元的一个输入端相连；所述逻 辑单元的另一个输入端与使能端相连，所述逻辑单元的输出端与控制开关的控制端相连， 所述电压源的电压值为所述偏差电压的电压值。 进一步的，所述偏差电压Vos的取值范围为：0 <Vos< 50mV。 进一步的，所述功率管为PM0S晶体管；所述误差放大器的第一输入端为正相输入 端，其第二输入端为负相输入端；所述反馈电压采样电路包括串联于所述输出端V0和接地 端之间的电阻R2和电阻R1，电阻R2和电阻R1之间的连接节点为所述反馈电压采样电路的 输出端。 进一步的，所述控制晶体管为PM0S晶体管，所述控制晶体管的第一连接端为源 极，其第二连接端为漏极，其控制端为栅极；或所述控制晶体管为PNP双极型晶体管，所述 控制晶体管的第一连接端为射极，其第二连接端为集电极，其控制端为基极。 进一步的，所述比较器的第一输入端为正相输入端，其第二输入端为负相输入端； 所述逻辑单元包括与门；使能信号的第一逻辑电平为低电平，其第二逻辑电平为高电平。 进一步的，所述控制晶体管为NM0S晶体管，所述控制晶体管的第一连接端为漏 极，其第二连接端为源极，其控制端为栅极；或所述控制晶体管为NPN双极型晶体管，所述 控制晶体管的第一连接端为集电极，其第二连接端为射极，其控制端为基极。 根据本技术的另一个方面，本技术提供一种供电系统，其包括被供电电 路和低压差电压调节器。所述低压差电压调节器通过其输出端V0给被供电电路供电，所述 被供电电路为ARM处理器。所述低压差电压调节器包括功率管、误差放大器、反馈电压采样 电路、控制晶体管、使能端、输出电容、控制开关和输出端V0。所述功率管的源极与电源端相 连，其漏极与输出端V0相连，其栅极与误差放大器的输出端相连，误差放大器的第二输入 端与参考电压相连；所述反馈电压采样电路的输入端与输出端V0相连，所述反馈电压采样 电路的输出端与所述误差放大器的第一输入端相连，所述反馈电压采样电路用于采样所述 输出端V0的电压并输出反馈电压；所述控制晶体管的第一连接端与电源端相连，其第二连 接端与功率管的栅极相连，其控制端与使能端相连；所述控制开关和输出电容依次连接于 所述输出端VO和接地端之间，所述控制开关的控制端与所述使能端相连，所述使能端用于 接收使能信号。 与现有技术相比，本技术在低压差电压调节器关闭时，切断输出电容与输出 端的连接，在低压差电压调节器重启时，接通输出电容与输出端的连接，这样可以节省低压 差电压调节器在不断关闭和重启过程中，输出电容上额外消耗的能量，从而进一步降低系 统的平均功耗。 【【附图说明】】 为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图 获得其它的附图。其中： 图1为传统的一种低压差电压调节器的电路示意图； 图2为本技术在一个实施例中的低压差电压调节器的电路示意图； 图3为图2所示的低压差电压调节器中的输本文档来自技高网...

【技术保护点】
一种低压差电压调节器，其特征在于，其包括功率管、误差放大器、反馈电压采样电路、控制晶体管、使能端、输出电容、控制开关和输出端VO，所述功率管的源极与电源端相连，其漏极与输出端VO相连，其栅极与误差放大器的输出端相连，误差放大器的第二输入端与参考电压相连；所述反馈电压采样电路的输入端与输出端VO相连，所述反馈电压采样电路的输出端与所述误差放大器的第一输入端相连，所述反馈电压采样电路用于采样所述输出端VO的电压并输出反馈电压；所述控制晶体管的第一连接端与电源端相连，其第二连接端与功率管的栅极相连，其控制端与使能端相连；所述控制开关和输出电容依次连接于所述输出端VO和接地端之间，所述控制开关的控制端与所述使能端相连，所述使能端用于接收使能信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：新型
国别省市：江苏;32