提供具备开式漏极方式的输出部和与之相对应的偏置调整电路的模拟ＬＳＩ和其调整方法。在模拟电路（１２）的输出侧的内部节点（Ｎ）上，连接有作为开式漏极方式的输出部的ＰＭＯＳ（１９）的栅极，同时连接有能够按照熔丝（３２ｉ）的切断数调整偏置电流的偏置调整电路（３０）。预先利用改变阈值电压试制的多个模拟ＬＳＩ（１０ｊ），找出在输入端子（１１）上流过一定电流Ｉｃ时的电压Ｖｊ，和为了在该模拟ＬＳＩ（１０ｊ）的输出部上流过最合适的偏置电流的熔丝切断数的关系。在作为调整对象的模拟ＬＳＩ（１０）的输入端子（１１）上流过一定电流Ｉｃ，然后测定电压Ｖｘ，求出与该电压Ｖｘ相对应的熔丝切断数，并切断偏置调整电路（３０）内的熔丝（３２ｉ）。
Method for regulating analog semiconductor integrated circuit
An analog LSI with an output part having an open drain mode and a bias adjustment circuit corresponding to the same, and an adjustment method thereof are provided. In the analog circuit (12) internal node (N) on the output side of the connection, as open drain output mode of PMOS (19) of the gate, and is connected with a fuse (32i) according to the cut-off bias adjustment circuit adjusting the bias current (30). A number of simulation LSI advance by changing the threshold voltage (10J) trial, found in the input terminal (11) through the current voltage Vj Ic, and the order in which the analog LSI (10J) of the output part of the bias current through the fuse of the most fit the relationship between the number of cut off. In the simulation of LSI as the adjustment object (10) input terminal (11) through the current Ic, and then measure the voltage of Vx, calculate the fuse corresponding to the voltage Vx cut off, and cut off the bias adjustment circuit (30) within the fuse (32i).
【技术实现步骤摘要】
本专利技术涉及模拟(analog)半导体集成电路(以下，称为“模拟LSI”)，特别是涉及输出部的偏置调整电路和其调整方法。
技术介绍
图2，是以往的模拟LSI的输出部的电路图。该输出部，由晶体管1、连接在该晶体管1的漏极和电源电位VDD之间的负载电阻2，和连接在漏极和栅极之间的偏置电阻3构成。将按照输入信号在内部生成的模拟(analog)信号SIG提供给晶体管1的栅极，将源极连接在接地电位GND上，将漏极连接在输出端子4上。该输出部以如下的方式构成，即通过用偏置电阻3将栅极和漏极连接在一起，将栅极的电位保持在和漏极的电位大致相同的电位，并成为自偏置电路。在该输出部，当晶体管1的阈值电压Vt较低时，漏极电流流动较多，从而由负载电阻2引起的电压降低变大，由此，栅极·源极之间电压降低，从而漏极电流减少，稳定在想要的漏极电流。另外，当晶体管1的阈值电压Vt较高时，由于漏极电流变小，因此由负载电阻2引起的电压降低变小，由此，栅极·源极之间电压变大，从而漏极电流增加，并稳定在想要的漏极电流。这样，即便因制造程序的变动而使晶体管1的阈值Vt产生差别，图2那样的自偏置方式的输出部，也可以将该晶体管1的漏极电流大致设定在想要的值，因此作为模拟LSI的输出部被广泛采用。专利文献1特开平5-19879号公报但是，在所述输出部的自偏置方式中，晶体管1的源极·漏极之间电压只比电源电压降低由负载电阻2引起的电压降低的量。因此，当电源电压较低时，存在不能得到足够的源极·漏极之间电压，并且不能发出较大的输出信号的问题。
技术实现思路
本专利技术的目的在于提供为了输出较大的信号，代替自偏置方式而具备开式漏极方式的输出部和该偏置调整电路的模拟LSI，和其调整方法。本专利技术的模拟LSI，其特征在于，具备按照提供给输入端子的信号向内部节点输出模拟信号的模拟电路；由将栅极连接在所述内部节点上、将源极连接在接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部；以及可以通过加减熔丝的切断数来调整提供给所述内部节点的偏置电压的偏置调整电路。另外，本专利技术的模拟LSI的调整方法，其特征在于，依次进行如下的处理前处理，利用分别改变阈值电压来试制的或者通过模拟(simnlafion)生成的多个模拟(anaolog)半导体集成电路，将向所述输入端子注入规定的电流时在该输入端子上出现的电压和为了在该模拟半导体集成电路上得到最合适的偏置电流的所述熔丝的切断数的关系，作为输入端子电压对熔丝切断数信息而预先确定；测定处理，测定向作为调整对象的模拟半导体集成电路的输入端子注入规定的电流时在该输入端子上出现的电压；切断数确定处理，参照所述输入端子电压对熔丝切断数信息，确定与由所述测定处理测出的电压相对应的熔丝切断数；以及熔丝切断处理，将所述偏置调整电路内的熔丝，只切断用所述切断数确定处理确定的数。在本专利技术中，由于具有可以通过加减熔丝的切断数来调整提供给内部节点的偏置电压的偏置调整电路，因此具有可以用开式漏极方式的输出部，在最合适的状态下输出较大的信号的效果。附图说明图1是展示本专利技术的实施例1的模拟LSI和其调整方法的说明图。图2是以往的模拟LSI的输出部的电路图。图3是展示用试制LSI的试验得到的电压Vj、电流Ij0、和熔丝切断数的关系的一例的图。图4是展示本专利技术的实施例2的模拟LSI的调整方法的说明图。标号说明10模拟LSI 11输入端子12模拟电路 13保护电路14电源端子 15电源线16接地端子 17接地线19PMOS 21输出端子30偏置调整电路 31晶体管32熔丝 33电阻具体实施方式用如下的步骤调整模拟LSI，其中模拟LSI具备按照提供给输入端子的输入信号向内部节点输出模拟信号的模拟电路，由设在所述输入端子和电源线以及接地线之间、分别按逆向进行了二极管连接的晶体管构成的保护电路，由将栅极连接在所述内部节点上、将源极连接在所述接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部，和通过加减熔丝的切断数可以调整提供给所述内部节点的偏置电压的偏置调整电路。首先，作为前处理，利用分别改变阈值电压来试制的或者通过模拟生成的多个模拟半导体集成电路，将向输入端子注入规定的电流时在该输入端子上出现的电压和为了在该模拟LSI上得到最适合的偏置电流的熔丝的切断数的关系，作为输入端子电压对熔丝切断数信息来规定。其次，测定当向作为调整对象的模拟LSI的输入端子注入规定的电流时在该输入端子上出现的电压。进而，参照输入端子电压对熔丝切断数信息，确定与测出的电压相对应的熔丝切断数。然后，将偏置调整电路内的熔丝只切断确定的数。(实施例1)图1，是展示本专利技术的实施例1的模拟LSI和其调整方法的说明图。该模拟LSI10，具有被给予输入信号IN的输入端子11。在输入端子11上连接有模拟电路12，同时将该模拟电路12连接在用于在受到从外部侵入的静电冲击时保护它的、由N沟道MOS晶体管(以下，称为“NMOS”)13a和P沟道MOS晶体管(以下，称为“PMOS”)13b构成的保护电路13上。即，NMOS13a，是将漏极连接在输入端子11上，将栅极和源极连接在从被给予电源电位VDD的电源端子14延伸的电源线15上，从而相对于通常的输入信号IN就像是逆向连接的二极管。另外，PMOS13b，是将漏极连接在输入端子11上，将栅极和源极连接在从被给予接地电位GND的接地端子16延伸的接地线17上，从而相对于通常的输入信号IN就像是逆向连接的二极管。模拟电路12的输出端经由电容器18连接在节点N1上，在该节点N1上，连接有作为开式漏极型的输出部的PMOS19的栅极。将PMOS19的源极连接在接地线17上，并将漏极经由PMOS20连接在输出端子21上。另外，在PMOS20的漏极·栅极之间连接有偏置电阻22，并将栅极经由电容器23连接在接地线17上。进而，该模拟LSI10，具有用于调整提供给输出部的PMOS19的偏置电流的偏置调整电路30。偏置调整电路30包括连接在电源线15和节点N2之间的开关用的多个晶体管31i(但是，i＝1～m)，以及用于将这些晶体管31i分别设定为导通或截止的熔丝32i以及电阻33i。熔丝32i的一端连接在电源线15上，该熔丝32i的另一端连接在电阻33i的一端和晶体管31i的栅极上，该电阻33i的另一端连接在接地线17上。并且，节点N2经由电阻24连接在节点N1上。因而，当切断熔丝32i时，晶体管31i的栅极成为接地电位GND，该晶体管31i是导通状态，从而偏置电压从节点N2经由电阻24提供给节点N1，与该偏置电压相对应的偏置电流便流向输出部的PMOS19。再者，各晶体管31i的尺寸，全都设定为相同。另外，熔丝32i，由于照射激光束来切断，故集中配置在熔丝区域内，以不给其他的元件造成影响。其次，说明该模拟LSI10的输出部的偏置电流的调整方法。首先，在实际的制品的制造之前，预先改变制造程序的设定条件来试制具有不同的阈值电压的多个模拟LSI10j(其中，j＝1～n)。接着，在试制的模拟LSI10j的输入端子11和接地端子16之间，连接产生一定电流Ic的电流源I，同时连接电压表VM，测定流过该一定电流Ic时的输入端子11的电压Vj。进而，在同样的模拟LSI10j的电源端子14和本文档来自技高网...
【技术保护点】
一种模拟半导体集成电路，其特征在于，具备：按照提供给输入端子的信号向内部节点输出模拟信号的模拟电路；由将栅极连接在所述内部节点上、将源极连接在接地线上、将漏极连接在输出端子上的ＭＯＳ晶体管构成的输出部；以及可以通过加 减熔丝的切断数来调整提供给所述内部节点的偏置电压的偏置调整电路。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：髭本信雅，田边晋司，太矢隆士，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。