半导体结构与半导体存储器制造技术

本公开涉及存储器技术领域，关于一种半导体结构与半导体存储器。该半导体结构包括：衬底、隔离结构、字线沟槽及字线，隔离结构形成于所述衬底中，并在所述衬底中界定出多个有源区；字线沟槽形成于所述衬底与所述隔离结构上；字线设于所述字线沟槽中，所述字线穿过所述有源区及所述隔离结构；其中，在所述字线沟槽的深度方向上，位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。本公开提供的半导体结构，能够降低工作状态时有源隔离区域的字线对于相邻有源区域的存储晶体管电性的影响，减少泄露电流。

Semiconductor structure and semiconductor memory

【技术实现步骤摘要】
半导体结构与半导体存储器
本公开涉及存储器
，具体而言，涉及一种半导体结构与半导体存储器。
技术介绍
随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器(DynamicRandomAccessMemory，DRAM)组件的设计也必须符合高集成度、高密度的要求朝小型化发展的趋势发展，为提高动态随机存取存储器的积集度以加快组件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式栅极字线动态随机存取存储器，以满足上述种种需求。然而，随着动态随机存储器的阵列不断减小，随着器件尺寸的减小，字线电阻会逐渐增大，其增加了器件的访问时间，通常通过增加字线的高度以实现自身的低电阻，而较大的栅诱导漏极泄漏电流会大大降低存储器件的可靠性，增加存储器件的刷新频率，增加存储器件功耗。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种能够降低工作状态时有源隔离区域的字线对于相邻有源区域的存储晶体管电性的影响，减少泄露电流的半导体结构与半导体存储器。根据本公开的一个方面，提供了一种半导体结构，该半导体结构包括：衬底；隔离结构，形成于所述衬底中，并在所述衬底中界定出多个有源区；字线沟槽，形成于所述衬底与所述隔离结构上；以及字线，设于所述字线沟槽中，所述字线穿过所述有源区及所述隔离结构；其中，在所述字线沟槽的深度方向上，位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。在本公开的一种示例性实施例中，位于所述有源区上的所述字线沟槽的深度大于至少部分位于所述隔离结构上的所述字线沟槽的深度。在本公开的一种示例性实施例中，所述隔离结构上的所述字线沟槽的深度小于所述有源区上的所述字线沟槽的深度的区域的高度为28nm～32nm。在本公开的一种示例性实施例中，在所述字线沟槽的宽度方向上，位于所述隔离结构上的所述字线的宽度大于位于所述有源区上的所述字线的宽度。在本公开的一种示例性实施例中，在所述字线沟槽的宽度方向上，位于所述隔离结构上的所述字线的宽度为20nm～35nm。在本公开的一种示例性实施例中，至少一个所述有源区设有两条所述字线穿过。在本公开的一种示例性实施例中，所述字线朝向所述字线沟槽开口的一侧为平面。根据本公开的又一个方面，提供了一种半导体存储器，该半导体存储器包括上述任一项所述的半导体结构。本公开提供的半导体结构，在字线沟槽的深度方向上，位于有源区上的所述字线的高度大于至少部分位于隔离结构上的字线的高度，能够使得相邻的字线上位于隔离结构上的字线与位于有源区上的字线的重叠区域减少，降低了工作状态时隔离结构上的字线对于相邻有源区域的存储晶体管电性的影响，减少了泄露电流，提高了器件刷新时间，增加了半导体器件可靠性。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开的一种实施例提供的半导体结构的俯视图；图2为本公开的一种实施例提供的半导体结构的制造方法的流程图；图3-图8为从图1中A-A面的剖视的半导体结构的制造方法的工序图；图9-图14为从图1中B-B面的剖视的半导体结构的制造方法的工序图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。本示例实施方式中首先提供了一种半导体结构。如图1、图8及图14所示，该半导体结构包括：衬底10、隔离结构20、字线沟槽40及字线30，隔离结构20形成于衬底10中，并在衬底10中界定出多个有源区101；字线沟槽40形成于衬底10与隔离结构20上；字线30设于字线沟槽40中，字线30穿过有源区101及隔离结构20；其中，在字线沟槽40的深度方向上，位于有源区101上的字线30的高度大于位于隔离结构20上的字线30的高度。本公开提供的半导体结构，在字线沟槽40的深度方向上，位于有源区101上的字线30的高度大于至少部分位于隔离结构20上的字线30的高度，能够使得相邻的字线30上位于隔离结构20上的字线30与位于有源区101上的字线30的重叠区域减少，降低了工作状态时隔离结构上的字线30对于相邻有源区101域的存储晶体管电性的影响，减少了泄露电流，提高了器件刷新时间，增加了半导体器件可靠性。其中，衬底10为半导体衬底，衬底10的形成材料包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底为单晶衬底或多晶衬底时，还可以是本征硅衬底或者是轻微掺杂的硅衬底，进一步，可以为N型多晶硅衬底或P型多晶硅衬底。隔离结构20为绝缘材料，隔离结构20的形成材料可以包括氮化硅或氧化硅等，填充介质可为氮化硅或氧化硅等。字线30为导电材料，形成字线的导电材料可包括钨、钛、镍、铝、氧化钛、氮化钛中的一种或它们的组合。具体地，在字线沟槽40的宽度方向上，位于隔离结构20上的字线30的宽度大于位于有源区101上的字线30的宽度。其中，字线沟槽40的深度方向即为图8所示截面图的高度方向，字线沟槽40的宽度方向即为图8所示截面图的宽度方向。通过相对增加字线30的宽度，能够本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n衬底；/n隔离结构，形成于所述衬底中，并在所述衬底中界定出多个有源区；/n字线沟槽，形成于所述衬底与所述隔离结构上；以及/n字线，设于所述字线沟槽中，所述字线穿过所述有源区及所述隔离结构；其中，/n在所述字线沟槽的深度方向上，位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
衬底；
隔离结构，形成于所述衬底中，并在所述衬底中界定出多个有源区；
字线沟槽，形成于所述衬底与所述隔离结构上；以及
字线，设于所述字线沟槽中，所述字线穿过所述有源区及所述隔离结构；其中，
在所述字线沟槽的深度方向上，位于所述有源区上的所述字线的高度大于至少部分位于所述隔离结构上的所述字线的高度。


2.根据权利要求1所述的半导体结构，其特征在于，位于所述有源区上的所述字线沟槽的深度大于至少部分位于所述隔离结构上的所述字线沟槽的深度。


3.根据权利要求2所述的半导体结构，其特征在于，所述隔离结构上的所述字线沟槽的深度小于所述有源区上的所述字线沟槽的深度的区域的...

【专利技术属性】
技术研发人员：李宁，江文涌，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34