一种多芯片集成内嵌式封装方法技术

本发明专利技术提供一种多芯片集成内嵌式封装方法，涉及芯片封装技术领域。该多芯片集成内嵌式封装方法，包括以下步骤：S1、将三颗不同的芯片按照尺寸和封装要求进行排列，按照焊盘面向外的方向进行组合；S2、对结构板进行两面导通钻孔、芯片置位铣槽加工，制得具有孔槽的结构板单体；S3、将结构板的一面贴承载胶带，将芯片组合按照设计方向进行排列放置。本发明专利技术，整板生产加工，线路通过曝光完成线路图形转移，蚀刻完成线路成型，不需要Wire Bonding逐个焊盘进行打线连接，节约了时间和生产成本，提高了生产效率，采用本发明专利技术方法封装的芯片载流性能及散热性能更好，可实现更高性能芯片的集成式封装。

An embedded packaging method for multichip integration

【技术实现步骤摘要】
一种多芯片集成内嵌式封装方法
本专利技术涉及芯片封装
，具体为一种多芯片集成内嵌式封装方法。
技术介绍
芯片作为电路的控制及信号转换、传输的核心器件被广泛应用于电子信息行业，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，所以对芯片采用封装的方法进行保护和应用，另外封装后的芯片也更便于安装和运输。随着电子技术的快速发展，将含有不同功能的多颗芯片集成封装在一个结构体中成为一个发展方向。目前被广泛应用于芯片封装领域的是WireBonding技术，使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接，但是WireBonding技术加工中，产品生产受打金属线效率限制，由于打线工序只能逐个焊盘进行生产，效率低，打线工艺成本高；另外芯片只能焊盘面向上进行排列，在进行多芯片集成封装时需要的封装尺寸大，难以适应电子产品小型化，轻薄化的市场需求。
技术实现思路
(一)解决的技术问题针对现有技术的不足，本专利技术提供了一种多芯片集成内嵌式封装方法，解决了现有技术中存在的缺陷与不足。(二)技术方案为实现以上目的，本专利技术通过以下技术方案予以实现：一种多芯片集成内嵌式封装方法，包括以下步骤：S1、将三颗不同的芯片按照尺寸和封装要求进行排列，按照焊盘面向外的方向进行组合；S2、对结构板进行两面导通钻孔、芯片置位铣槽加工，制得具有孔槽的结构板单体；S3、将结构板的一面贴承载胶带，将芯片组合按照设计方向进行排列放置；S4、对未贴承载胶带的一面整板压合柔性隔绝材料层1；S5、将产品拼板整体翻转，除去承载胶带，并在该面整板压合柔性隔绝材料层2；S6、将激光盲孔位置设计在芯片两面焊盘上，进行盲孔加工，其中两面导通孔位置进行两面激光盲孔，使产品整板上下两面导通，再沉积形成底层铜；S7、对产品整板的两面压曝光干膜，完成之后进行两面线路曝光和显影处理；S8、对产品进行整板镀铜形成两面线路，再进行干膜剥离处理和底层铜蚀刻；S9、对产品两面整板压合柔性隔绝材料层3与柔性隔绝材料层4，其中柔性隔绝材料层3一面为芯片绝缘保护层，柔性隔绝材料层4一面为封装后芯片焊盘面，对柔性隔绝材料层4按照芯片封装的焊盘规格要求进行激光开窗处理；S10、对激光开窗的位置进行二次镀铜处理，形成芯片封装焊盘，再进行表面处理后按照规格尺寸切割出芯片单体外形，即可完成多芯片集成内嵌式封装。(三)有益效果本专利技术提供了一种多芯片集成内嵌式封装方法。具备以下有益效果：1、整板生产加工，线路通过曝光完成线路图形转移，蚀刻完成线路成型，不需要WireBonding逐个焊盘进行打线连接，节约了时间和生产成本，提高了生产效率。2、多颗芯片实现两面布线设计，可实现相比WireBonding单面打线更小的封装尺寸，有利于实现电子元器件小型化。3、布线设计灵活，容易实现更多数量芯片的集成式封装。4、布线设计相比打线铜面积更大，采用本专利技术方法封装的芯片载流性能及散热性能更好，可实现更高性能芯片的集成式封装。附图说明图1为本专利技术步骤1中芯片排列示意图；图2为本专利技术步骤2中结构板单体开槽剖面图；图3为本专利技术步骤3中单体剖面结构示意图；图4为本专利技术步骤4中单体剖面结构示意图；图5为本专利技术步骤5中单体剖面结构示意图；图6为本专利技术步骤6中单体剖面结构示意图；图7为本专利技术步骤7中显影后单体剖面结构示意图；图8为本专利技术步骤8中蚀刻后单体剖面结构示意图；图9为本专利技术步骤9中单体剖面结构示意图；图10为本专利技术步骤10中单体剖面结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例：如图1-10所示，本专利技术实施例提供一种多芯片集成内嵌式封装方法，包括以下步骤：S1、将三颗不同的芯片按照尺寸和封装要求进行排列，按照焊盘面向外的方向进行组合，芯片的数量包括但不限于三颗，多颗芯片实现两面布线设计，可实现相比WireBonding单面打线更小的封装尺寸，有利于实现电子元器件小型化；S2、对结构板进行两面导通钻孔、芯片置位铣槽加工，制得具有孔槽的结构板单体；S3、将结构板的一面贴承载胶带，将芯片组合按照设计方向进行排列放置；S4、对未贴承载胶带的一面整板压合柔性隔绝材料层1；S5、将产品拼板整体翻转，除去承载胶带，并在该面整板压合柔性隔绝材料层2；S6、将激光盲孔位置设计在芯片两面焊盘上，进行盲孔加工，其中两面导通孔位置进行两面激光盲孔，使产品整板上下两面导通，再沉积形成底层铜；S7、对产品整板的两面压曝光干膜(DF)，完成之后进行两面线路曝光和显影处理；S8、对产品进行整板镀铜形成两面线路，再进行干膜剥离处理和底层铜蚀刻；S9、对产品两面整板压合柔性隔绝材料层3与柔性隔绝材料层4，其中柔性隔绝材料层3一面为芯片绝缘保护层，柔性隔绝材料层4一面为封装后芯片焊盘面，对柔性隔绝材料层4按照芯片封装的焊盘规格要求进行激光开窗处理；S10、对激光开窗的位置进行二次镀铜处理，形成芯片封装焊盘，再进行表面处理后按照规格尺寸切割出芯片单体外形，即可完成多芯片集成内嵌式封装，本专利技术的提供的独特的方法可实现多颗焊盘位于两面的芯片布线设计导通至一面焊盘，相比传统芯片生产工艺可增加芯片集成数量及减少芯片尺寸。整板生产加工，线路通过曝光完成线路图形转移，蚀刻完成线路成型，不需要WireBonding逐个焊盘进行打线连接，节约了时间和生产成本，提高了生产效率；布线设计灵活，容易实现更多数量芯片的集成式封装；布线设计相比打线铜面积更大，采用本专利技术方法封装的芯片载流性能及散热性能更好，可实现更高性能芯片的集成式封装。尽管已经示出和描述了本专利技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本专利技术的范围由所附权利要求及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种多芯片集成内嵌式封装方法，其特征在于：包括以下步骤：/nS1、将三颗不同的芯片按照尺寸和封装要求进行排列，按照焊盘面向外的方向进行组合；/nS2、对结构板进行两面导通钻孔、芯片置位铣槽加工，制得具有孔槽的结构板单体；/nS3、将结构板的一面贴承载胶带，将芯片组合按照设计方向进行排列放置；/nS4、对未贴承载胶带的一面整板压合柔性隔绝材料层1；/nS5、将产品拼板整体翻转，除去承载胶带，并在该面整板压合柔性隔绝材料层2；/nS6、将激光盲孔位置设计在芯片两面焊盘上，进行盲孔加工，其中两面导通孔位置进行两面激光盲孔，使产品整板上下两面导通，再沉积形成底层铜；/nS7、对产品整板的两面压曝光干膜，完成之后进行两面线路曝光和显影处理；/nS8、对产品进行整板镀铜形成两面线路，再进行干膜剥离处理和底层铜蚀刻；/nS9、对产品两面整板压合柔性隔绝材料层3与柔性隔绝材料层4，其中柔性隔绝材料层3一面为芯片绝缘保护层，柔性隔绝材料层4一面为封装后芯片焊盘面，对柔性隔绝材料层4按照芯片封装的焊盘规格要求进行激光开窗处理；/nS10、对激光开窗的位置进行二次镀铜处理，形成芯片封装焊盘，再进行表面处理后按照规格尺寸切割出芯片单体外形，即可完成多芯片集成内嵌式封装。/n...

【技术特征摘要】
1.一种多芯片集成内嵌式封装方法，其特征在于：包括以下步骤：
S1、将三颗不同的芯片按照尺寸和封装要求进行排列，按照焊盘面向外的方向进行组合；
S2、对结构板进行两面导通钻孔、芯片置位铣槽加工，制得具有孔槽的结构板单体；
S3、将结构板的一面贴承载胶带，将芯片组合按照设计方向进行排列放置；
S4、对未贴承载胶带的一面整板压合柔性隔绝材料层1；
S5、将产品拼板整体翻转，除去承载胶带，并在该面整板压合柔性隔绝材料层2；
S6、将激光盲孔位置设计在芯片两面焊盘上，进行盲孔加工，其中两面导通孔位置进行两面激光盲孔，使...

【专利技术属性】
技术研发人员：戚胜利，王健，孙彬，沈洪，李晓华，
申请(专利权)人：江苏上达电子有限公司，
类型：发明
国别省市：江苏;32