半导体封装的制造方法技术

本发明专利技术提供半导体封装的制造方法，提高利用密封剂进行了密封的半导体封装的放热性。半导体封装的制造方法采用如下的构成：制作将接合在布线基板上的半导体芯片用树脂层进行了密封的密封基板，用保持带进行保持，用成型磨具切入树脂层而在树脂层上表面形成凹凸形状以使表面积增加，将密封基板沿着分割预定线单片化成各个半导体封装。

Manufacturing Method of Semiconductor Packaging

【技术实现步骤摘要】
半导体封装的制造方法
本专利技术涉及将半导体芯片用密封剂进行了密封的半导体封装的制造方法。
技术介绍
作为半导体封装，制造出了将半导体芯片用密封剂进行了密封的半导体封装(例如，参见专利文献1)。在专利文献1所述的半导体封装的制造方法中，在布线基板上搭载多个半导体芯片，利用模制树脂等密封剂将多个半导体芯片统一密封，形成密封基板。之后将密封基板沿着分割预定线进行切割，由此将半导体芯片按照进行了封装的每1封装分别进行分割，制造出半导体封装。现有技术文献专利文献专利文献1：日本特开2001-23936号公报
技术实现思路
专利技术所要解决的课题另外，在半导体封装中，除了要求保护半导体芯片免受冲击或异物等外部环境的影响以外，还要求将半导体芯片中产生的热散逸到外部的放热性。但是，在仅用密封剂密封半导体芯片的构成中，放热性存在限制，要求进一步改善半导体封装的放热性。本专利技术是鉴于这一点而完成的，其目的之一在于提供一种半导体封装的制造方法，其能够提高利用密封剂进行了密封的半导体封装的放热性。用于解决课题的手段本专利技术的一个方式的半导体封装的制造方法是制作利用密封剂进行了密封的半导体封装的方法，其中，该制造方法具备下述步骤：保持步骤，利用保持治具或保持带对密封基板的布线基材背面侧进行保持，该密封基板是在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片并对该布线基材的表面侧供给密封剂进行密封而成的；凹凸形成步骤，在实施了该保持步骤后，利用具有凹凸形状的加工面的成型磨具以未到达该半导体芯片的深度切入到该密封剂中，在该密封剂表面形成凹凸，使表面积增加；以及单片化步骤，沿着该分割预定线将该密封基板单片化成各个半导体封装。根据该构成，通过利用成型磨具的凹凸形状的加工面以未到达半导体芯片的深度切入到密封剂中，能够在不损伤半导体芯片的情况下增加密封剂表面的表面积。因此，由半导体芯片产生的热传递至密封剂表面，利用密封剂表面的凹凸面有效地散热，提高半导体封装的放热性。本专利技术的另一方式的半导体封装的制造方法是制作利用密封剂进行了密封的半导体封装的方法，其中，该制造方法具备下述步骤：保持步骤，利用保持治具或保持带对密封基板的布线基材背面侧进行保持，该密封基板是在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片并对该布线基材的表面侧供给密封剂进行密封而成的；以及单片化步骤，在实施了该保持步骤后，用成型磨具沿着该分割预定线切入到该保持带的中途或该保持治具内，将该密封基板单片化成各个半导体封装，该成型磨具与该分割预定线对应地形成至少2个突起，该2个突起间具有凹凸形状的加工面，在单片化步骤中，使该突起沿着该分割预定线切入而单片化成各个半导体封装，并且以未到达进行了单片化的半导体封装的该半导体芯片的深度在该密封剂表面形成凹凸，使表面积增加。根据该构成，在成型磨具形成有2个突起，因而利用2个突起沿着分割预定线切入密封基板而单片化成各个半导体封装。另外，通过利用成型磨具的凹凸形状的加工面以未到达半导体芯片的深度切入密封剂，能够在不会损伤进行了单片化的半导体芯片的情况下在密封剂表面形成凹凸，使表面积增加。因此，由半导体芯片产生的热传递至密封剂表面，利用密封剂表面的凹凸面有效地散热。如此，在对密封基板进行分割的同时在密封剂表面形成凹凸，因而能够降低作业工时、并且提高半导体封装的放热性。本专利技术的另一方式的半导体封装的制造方法是制作利用密封剂进行了密封的半导体封装的方法，其中，该制造方法具备下述步骤：芯片接合步骤，在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片；密封基板制作步骤，将在顶面形成有凹凸形状的模具按照与该半导体芯片的表面之间形成空间的方式配置在布线基材表面侧，向该模具与该半导体芯片的表面之间的该空间内供给密封剂来进行密封，制作在该密封剂表面形成有凹凸形状的密封基板；以及单片化步骤，在实施了该密封基板制作步骤后，沿着该分割预定线对该布线基材进行分割，沿着该分割预定线单片化成各个半导体封装。根据该构成，通过使用在顶面形成有凹凸形状的模具将半导体芯片用密封剂密封，可形成密封剂表面为凹凸面、表面积增加了的密封基板。因此，由半导体芯片产生的热传递至密封剂表面，利用密封剂表面的凹凸面有效地散热。另外，在不实施加工的情况下增加密封剂表面的表面积，因而在密封剂表面形成凹凸时不会增加操作者的负担。如此，通过使用模具形成凹凸，能够在不会增加作业工时的情况下提高半导体封装的放热性。本专利技术的一个方式和其他方式的半导体封装的制造方法中可以包括ID标记形成步骤，在实施了该单片化步骤之后，在单片化后的半导体封装的侧面形成ID标记。专利技术效果根据本专利技术，通过使密封剂表面形成凹凸来增大表面积，由半导体芯片产生的热传递至密封剂表面，利用密封剂表面的凹凸面有效地散热，提高半导体封装的放热性。附图说明图1是本实施方式的半导体封装的截面示意图。图2是通常的半导体封装的放热性的说明图。图3的(A)是示出第1实施方式的芯片接合步骤的一例的图，图3的(B)是示出第1实施方式的密封基板制作步骤的一例的图，图3的(C)是示出第1实施方式的保持步骤的一例的图。图4的(A)是示出第1实施方式的凹凸形成步骤的一例的图，图4的(B)是示出第1实施方式的单片化步骤的一例的图，图4的(C)是示出第1实施方式的ID标记形成步骤的一例的图。图5是第2实施方式的半导体封装的制造方法的说明图。图6的(A)是示出第3实施方式的密封基板制作步骤的一例的图，图6的(B)是示出第3实施方式中制作的密封基板的一例的图。图7的(A)是示出第4实施方式的V槽形成步骤的一例的图，图7的(B)是示出第4实施方式的单片化步骤的一例的图，图7的(C)和图7的(D)是示出第4实施方式的屏蔽层形成步骤的一例的图。图8是示出设置于试验体的屏蔽层的厚度的图。图9是示出试验体的侧面的倾斜角与屏蔽层的厚度的关系的图。图10是示出单片化步骤的变形例的图。图11的(A)和图11的(B)是示出半导体封装的变形例的图。图12的(A)、图12的(B)和图12的(C)是示出V槽形成步骤的变形例的图。图13是示出单片化步骤的变形例的图。图14是示出半导体封装的凹凸形状的变形例的图。图15是示出V刀具的变形例的图。具体实施方式下面参照附图对本实施方式的半导体封装的制造方法进行说明。图1是本实施方式的半导体封装的截面示意图。图2是通常的半导体封装的放热性的说明图。需要说明的是，以下的实施方式只不过示出了一例，可以在各步骤间具备其他步骤，也可以适当地互换步骤的顺序。如图1所示，半导体封装10是将半导体芯片12用树脂层(密封剂)13封装的半导体装置，其利用树脂层13保护半导体芯片12免受外部环境的影响。半导体封装10中，安装于布线基板(布线基材)11的表面的半导体芯片12被树脂层13密封，在布线基板11的背面配设有凸块14。在布线基板11上形成有与半导体芯片12连接的电极和包含接地线17在内的各种布线。在半导体封装10的侧面附有封装识别用的ID标记(未图示)。通常在半导体封装中，有时会由于振动、冲击、水分、尘埃、磁等而引起半导体芯片12的工作不良，必须要适当地保护半导体芯片12免受这样的外部环境的影响。另外，在半导体芯片12工作时会放热，若芯片本身的温度本文档来自技高网...

【技术保护点】
1.一种半导体封装的制造方法，其制作利用密封剂进行了密封的半导体封装，其中，该制造方法具备下述步骤：保持步骤，利用保持治具或保持带对密封基板的布线基材背面侧进行保持，该密封基板是在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片并对该布线基材的表面侧供给该密封剂进行密封而成的；凹凸形成步骤，在实施了该保持步骤后，利用具有凹凸形状的加工面的成型磨具以未到达该半导体芯片的深度切入到该密封剂中，在该密封剂表面形成凹凸，使表面积增加；以及单片化步骤，沿着该分割预定线将该密封基板单片化成各个半导体封装。

【技术特征摘要】
2018.03.20 JP 2018-0521281.一种半导体封装的制造方法，其制作利用密封剂进行了密封的半导体封装，其中，该制造方法具备下述步骤：保持步骤，利用保持治具或保持带对密封基板的布线基材背面侧进行保持，该密封基板是在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片并对该布线基材的表面侧供给该密封剂进行密封而成的；凹凸形成步骤，在实施了该保持步骤后，利用具有凹凸形状的加工面的成型磨具以未到达该半导体芯片的深度切入到该密封剂中，在该密封剂表面形成凹凸，使表面积增加；以及单片化步骤，沿着该分割预定线将该密封基板单片化成各个半导体封装。2.一种半导体封装的制造方法，其制作利用密封剂进行了密封的半导体封装，其中，该制造方法具备下述步骤：保持步骤，利用保持治具或保持带对密封基板的布线基材背面侧进行保持，该密封基板是在由交叉的分割预定线划分的布线基材表面上接合多个半导体芯片并对该布线基材的表面侧供给密封剂进行密封而成的；以及单片化步骤，在实施了该保持步骤后，用成型磨具沿着该分割预定线切入到该保持带的中途...

【专利技术属性】
技术研发人员：金永奭，张秉得，
申请(专利权)人：株式会社迪思科，
类型：发明
国别省市：日本,JP