半导体结构制造技术

本实用新型专利技术提供了一种半导体结构，包括：半导体衬底；第一沟槽，形成于半导体衬底内；衬垫层，形成于第一沟槽的侧壁；隔离层，位于第一沟槽内，且至少覆盖衬垫层的侧面及顶部；第一介质层，位于第一沟槽内，第一介质层的厚度小于第一沟槽的深度；第二沟槽，位于第一沟槽内，且位于第一介质层及隔离层的上方；第二介质层，位于第二沟槽内。本实用新型专利技术采用隔离层覆盖保护衬垫层及沟槽边缘处的介质层侧壁，避免边缘缺口缺陷的形成；采用分步填充介质层的制备方法，得到了没有空洞缺陷且具有矩形截面的半导体浅沟槽隔离结构，改善了隔离效果，提升了产品良率。

【技术实现步骤摘要】
半导体结构
本技术涉及半导体集成电路制造领域，特别是涉及一种半导体结构。
技术介绍
目前，浅沟槽隔离结构(STI)被广泛应用于0.25um及以下半导体技术节点的隔离工艺中。其中，影响浅沟槽隔离结构性能的缺陷或参数主要有边缘缺口(divot)、空洞(void)及侧壁角度等。如图1所示，是采用现有技术得到的浅沟槽隔离结构的横截面示意图。在硅衬底101上形成的沟槽中填充二氧化硅介质层102，以形成浅沟槽隔离结构，而在后续的工艺制程中，一般还需要使用湿法刻蚀去除硅衬底表面的热氧化层，这就会同时刻蚀到沟槽中的二氧化硅介质层102，并在沟槽边缘形成边缘缺口102a。所述边缘缺口102a会在后续工艺中形成额外的漏电流通道，影响隔离效果，甚至导致器件失效。此外，现有技术下得到的浅沟槽隔离结构，其顶部宽度a1一般大于底部宽度a2，即整个浅沟槽隔离结构的截面呈倒梯形，其侧壁角度α的范围一般介于80°至89°之间。从器件间的电性隔离效果考虑，当侧壁角度α越接近90°乃至等于90°时，浅沟槽隔离结构的隔离效果越好，且侧壁角度α过于倾斜也易于使浅沟槽隔离结构在后续的化学机械研磨工艺中因应力产生缺陷。然而，限于现有介质层沉积工艺，当侧壁角度α接近90°时，二氧化硅介质层102中更易于产生空洞缺陷102b，这反而会对隔离效果造成不良影响，进而影响器件性能及产品良率。因此，有必要提出一种新的半导体结构，解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构，用于解决现有技术中浅沟槽隔离结构的隔离效果不佳的问题。为实现上述目的及其它相关目的，本技术提供了一种半导体结构的制备方法，包括如下步骤：1)提供一半导体衬底，在所述半导体衬底内形成第一沟槽；2)至少在所述第一沟槽的侧壁形成衬垫层；3)在所述衬垫层的上表面形成隔离层，所述隔离层至少覆盖所述衬垫层的侧面及顶部；4)在所述第一沟槽内填充第一介质层；5)刻蚀去除部分所述第一介质层后形成第二沟槽，所述第二沟槽的深度小于所述第一沟槽的深度；及6)在所述第二沟槽内填充第二介质层，所述第二介质层至少填满所述第二沟槽。作为本技术的一种优选方案，在步骤1)中所形成的所述第一沟槽的截面形状包括矩形。作为本技术的一种优选方案，在步骤5)中所形成的所述第二沟槽的截面的顶部宽度大于底部宽度。作为本技术的一种优选方案，在步骤1)中所形成的所述第一沟槽的深度范围介于作为本技术的一种优选方案，在步骤5)中所形成的所述第二沟槽的深度范围介于作为本技术的一种优选方案，在步骤1)中，于所述半导体衬底内形成所述第一沟槽的步骤包括如下步骤：1-1)依次在所述半导体衬底表面形成第一阻挡层、第二阻挡层和第三阻挡层；1-2)对所述第一阻挡层、所述第二阻挡层和所述第三阻挡层进行图形化处理，所述第一阻挡层、所述第二阻挡层和所述第三阻挡层所形成的图形相同；1-3)以所述第三阻挡层作为硬掩模层，通过刻蚀在所述半导体衬底内形成所述第一沟槽；作为本技术的一种优选方案，在步骤6)后还包括如下步骤：7)以所述第二阻挡层作为研磨停止层，使用化学机械研磨去除所述第二阻挡层上方的所述第三阻挡层和所述第二介质层；8)以所述第一阻挡层作为刻蚀停止层，通过干法刻蚀去除所述第二阻挡层；9)通过湿法刻蚀去除所述第一阻挡层。作为本技术的一种优选方案，所述半导体衬底包括硅衬底，所述第一阻挡层包含二氧化硅阻挡层，所述第二阻挡层包含多晶硅阻挡层，所述第三阻挡层包括氮化硅阻挡层，所述衬垫层包含二氧化硅层；在步骤2)中形成的所述衬垫层还位于所述第二阻挡层的侧壁上，以于所述第一阻挡层的侧壁位置形成凹槽结构。作为本技术的一种优选方案，在步骤3)中所形成的所述隔离层填满所述凹槽结构。本技术还提供了一种半导体结构，包括：半导体衬底；第一沟槽，形成于所述半导体衬底内；衬垫层，形成于所述第一沟槽的侧壁；隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔离层的上方；及第二介质层，位于所述第二沟槽内。作为本技术的一种优选方案，所述第一沟槽的截面形状包括矩形。作为本技术的一种优选方案，所述第二介质层的上表面至少与所述隔离层的顶部相平齐。作为本技术的一种优选方案，所述第二沟槽的截面的顶部宽度大于底部宽度。如上所述，本技术提供一种半导体结构，具有以下有益效果：本技术通过引入一种新的半导体浅沟槽隔离结构，采用隔离层覆盖保护衬垫层及沟槽边缘处的介质层侧壁，避免边缘缺口缺陷的形成；采用分步填充介质层的制备方法，得到了没有空洞缺陷且具有矩形截面的浅沟槽隔离结构，改善了浅沟槽隔离结构的隔离效果，提升了产品良率。附图说明图1显示为现有技术得到的浅沟槽隔离结构的横截面示意图。图2显示为本技术实施例一中提供的一种半导体结构的制备方法的流程图。图3至图13显示为本技术实施例一中提供的一种半导体结构的制备方法的各步骤的横截面示意图。元件标号说明101硅衬底102二氧化硅介质层102a边缘缺口102b空洞缺陷201半导体衬底201a第一沟槽201b第二沟槽202衬垫层203隔离层203a保护结构204第一介质层204a空洞205第二介质层206第一阻挡层206a凹槽结构207第二阻挡层208第三阻挡层209光刻胶层209a抗反射涂层a1顶部宽度a2底部宽度α侧壁角度S1～S6本技术实施例一中提供的半导体结构的制备方法的步骤1)～6)具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其它优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图2至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例一请参阅图2至图13，本技术提供了一种半导体结构的制备方法，包括如下步骤：1)提供半导体衬底201，在所述半导体衬底201内形成第一沟槽201a；2)在所述第一沟槽201a的侧壁形成衬垫层202；3)在所述衬垫层202的上表面形成隔离层203，所述隔离层203至少覆盖所述衬垫层202的侧面及顶部；4)在所述第一沟槽201a内填充第一介质层204，所述第一介质层204至少覆盖所述隔离层203；5)刻蚀去除部分所述第一介质层204后形成第二沟槽201b，所述第二沟槽201b的深度小于所述第一沟槽201a的深度；及6)在所述第二沟槽201b内填充第二介质层205，所述第二介质层205至少填满所述第二沟槽201b。在步骤1)中，请参阅图2的S1步骤及图5，提供半导体衬底201，在所述半导体衬底201内形成第一沟槽201a。可选地，如图5所示，本实施例中所形成的所述第一沟本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：半导体衬底；第一沟槽，形成于所述半导体衬底内；衬垫层，形成于所述第一沟槽的侧壁；隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔离层的上方；及第二介质层，位于所述第二沟槽内。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底；第一沟槽，形成于所述半导体衬底内；衬垫层，形成于所述第一沟槽的侧壁；隔离层，位于所述第一沟槽内，且至少覆盖所述衬垫层的侧面及顶部；第一介质层，位于所述第一沟槽内，所述第一介质层的厚度小于所述第一沟槽的深度；第二沟槽，位于所述第一沟槽内，且位于所述第一介质层及所述隔...

【专利技术属性】
技术研发人员：穆天蕾，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34