互连结构及方法技术

本发明专利技术公开了互连结构及方法，其中一种装置包括：形成在衬底的第一侧上的层间介电层、形成在层间介电层上方的包括第一金属线的第一金属化层以及形成在第一金属化层上方的介电层，介电层包括金属结构，该金属结构具有与第一金属线的顶面共面的底面。

【技术实现步骤摘要】
互连结构及方法本申请是于2013年04月23日提交的申请号为201310144272.4的名称为“互连结构及方法”的专利技术专利申请的分案申请。
本专利技术总的来说涉及半导体领域，更具体地，涉及互连结构及方法。
技术介绍
半导体行业由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)集成密度的不断提高而经历了快速增长。在大多数情况下，集成密度的这种提高源于最小部件尺寸的不断减小，这允许将更多的部件集成到给定面积中。随着近来对更小电子器件需求的增长，对更小和更具创造性的半导体管芯封装技术的需要也随之增长。一种这样的创造性封装技术是诸如通孔和金属线的互连结构的制造。互补金属氧化物半导体(CMOS)器件可包括各种半导体结构，例如晶体管、电容器、电阻器等。包括金属线的一个或多个导电层形成在半导体结构上方并且通过相邻的介电层隔开。通孔形成在介电层中以提供相邻金属线之间电连接。总的来说，金属线和通孔互连半导体结构并在半导体结构和CMOS器件的外部接触件之间提供导电沟道。可利用双镶嵌工艺来形成金属线及其相邻的通孔。根据双镶嵌结构的制造工艺，在介电层内形成包括通孔部分和沟槽部分的双镶嵌开口。可利用本领域公知的光刻技术形成双镶嵌开口。通常，光刻包括沉积光刻胶材料，然后根据特定的图案照射(曝光)和显影以去除光刻胶材料的一部分。剩余的光刻胶材料保护下面的材料免受诸如蚀刻的后续工艺步骤的影响。蚀刻工艺可以是湿或干蚀刻、各向异性或各向同性蚀刻工艺，但优选是各向异性干蚀刻工艺。在蚀刻工艺之后，可去除剩余的光刻胶材料。应该注意，可利用一个或多个可选工艺步骤(例如，先通孔或先沟槽镶嵌工艺)形成镶嵌互连开口。在形成双镶嵌开口之后，可在双镶嵌开口的侧壁和底部形成势垒层和晶种层。此外，可以向双镶嵌开口施加电镀工艺。结果，以导电材料填充双镶嵌开口。导电材料可包括铜，尽管可以可选地使用其他合适的材料，诸如铝、合金、钨、银、掺杂多晶硅、它们的组合等。
技术实现思路
根据本专利技术的一个方面，提供了一种装置，包括：层间介电层，形成在衬底的第一侧上；第一金属化层，形成在层间介电层上方，第一金属化层包括第一金属线；以及介电层，形成在第一金属化层上方，介电层包括金属结构，金属结构的底面与第一金属线的顶面共面。优选地，金属结构是双镶嵌结构，双镶嵌结构包括：通孔部分，形成在第一金属线上方；以及金属线部分，形成在通孔部分上方。优选地，通孔部分的底面与第一金属线的顶面共面。优选地，通孔部分和金属线部分形成在相同的介电材料中。优选地，介电材料是感光聚合物材料。优选地，该装置进一步包括：第一侧互连结构，形成在第一金属化层上方；以及第二侧互连结构，形成在衬底的第二侧上方，第二侧互连结构通过通孔连接至第一侧互连结构。优选地，金属结构由铜形成。根据本专利技术的另一方面，提供了一种方法，包括：在衬底的第一侧上方形成层间介电层；在层间介电层上方沉积第一介电层；在第一介电层中形成第一通孔开口；在第一介电层上方沉积第二介电层，第二介电层的材料与第一介电层的材料相同；在第一介电层和第二介电层中形成第一镶嵌开口；向第一介电层和第二介电层施加第一固化工艺；以及用第一导电材料填充第一镶嵌开口。优选地，该方法还包括：在第一镶嵌开口的侧壁和底部上形成势垒层；以及在势垒层上方形成晶种层。优选地，该方法进一步包括：在第二介电层上方沉积第三介电层；在第三介电层中形成第二通孔开口；在第三介电层上方沉积第四介电层，第四介电层的材料与第三介电层的材料相同；在第三介电层和第四介电层中形成第二镶嵌开口；向第三介电层和第四介电层施加第二固化工艺；以及用第二导电材料填充第二镶嵌开口。优选地，该方法进一步包括：在衬底的第一侧上方形成第一侧互连结构；以及向衬底的第二侧施加减薄工艺直到从衬底的第二侧露出通孔的导电材料为止。优选地，第一导电材料是铜。优选地，第一介电层和第二介电层由感光材料形成。优选地，第一镶嵌开口的底面与层间介电层的顶面共面。根据本专利技术的又一方面，提供了一种方法，包括：在衬底的层间介电层上方沉积第一介电层；在第一介电层中形成第一通孔；在第一介电层上方沉积第二介电层，第二介电层的材料与第一介电层的材料相同；图案化第一介电层和第二介电层；显影暴露区以形成第一镶嵌开口；向第一介电层和第二介电层施加第一固化工艺；在第一镶嵌开口的侧壁和底部上方沉积势垒层；在势垒层上方沉积晶种层；以及利用电化学喷镀工艺用第一导电材料填充第一镶嵌开口，第一镶嵌开口的底面与层间介电层的顶面共面。优选地，该方法进一步包括：在第二介电层上方沉积第三介电层；在第三介电层中形成第二通孔开口；在第三介电层上方沉积第四介电层，第四介电层的材料与第三介电层的材料相同；在第三介电层和第四介电层中形成第二镶嵌开口；向第三介电层和第四介电层施加第二固化工艺；以及用第二导电材料填充第二镶嵌开口。优选地，导电材料是铜。优选地，第一介电层和第二介电层由感光材料形成。优选地，该方法进一步包括：在衬底的第二侧上形成第二侧接触件。优选地，该方法进一步包括：沉积第二侧钝化层，第二侧接触件嵌入第二侧钝化层中。附图说明为了更完整地理解本专利技术及其优点，现在结合附图作为参考进行以下描述，其中：图1示出了根据实施例的半导体器件的截面图；图2示出了根据实施例的在衬底中形成各种电路之后的半导体器件；图3示出了根据实施例的图2所示半导体器件在衬底上方形成第一介电层之后的截面图；图4示出了根据实施例的图3所示半导体器件在第一介电层中形成开口之后的截面图；图5示出了根据实施例的图4所示半导体器件在第一介电层上方形成第二介电层之后的截面图；图6示出了根据实施例的图5所示半导体器件在介电层中形成双镶嵌结构之后的截面图；图7示出了根据实施例的图6所示半导体器件在形成势垒层和晶种层之后的截面图；图8示出了根据实施例的图7所示半导体器件在开口中填充导电材料之后的截面图；图9示出了根据实施例的图8所示半导体器件在形成一个附加双镶嵌结构之后的截面图；图10示出了根据实施例的图9所示半导体器件在衬底上方形成钝化层之后的截面图；图11示出了根据实施例的图10所示半导体器件在钝化层的顶部上形成第一聚合物层之后的截面图；图12示出了根据实施例的图11所示半导体器件在向第一聚合物层的表面施加图案化工艺之后的截面图；图13示出了根据实施例的图12所示半导体器件在第一聚合物层的顶部上形成晶种层之后的截面图；图14示出了根据实施例的图13所示半导体器件在晶种层的顶部上形成再分布线之后的截面图；图15示出了根据实施例的图14所示半导体器件在半导体器件上方形成第二聚合物层之后的截面图；图16示出了根据实施例的图15所示半导体器件在第二聚合物层中形成开口之后的截面图；图17示出了根据实施例的图16所示半导体器件在第二聚合物层的顶部上形成凸点下金属化(UBM)晶种层之后的截面图；图18示出了根据实施例的图17所示半导体器件在UBM晶种层的顶部上形成第二导电层之后的截面图；图19示出了根据实施例的图18所示半导体器件在UBM结构上形成互连凸块之后的截面图；图20示出了根据实施例的图19所示半导体器件在向衬底的第二侧施加减薄工艺之后的截面图；图21示出了根据实施例的图20所示半导体器件在衬底的第二侧上形成背面接触件之后的截面本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：在衬底的第一侧上方形成层间介电层；在所述层间介电层上方沉积第一介电层，其中所述第一介电层由感光材料形成；通过暴露和显影所述第一介电层的感光材料，在所述第一介电层中形成第一通孔开口；在所述第一介电层上方沉积第二介电层，所述第二介电层的材料与所述第一介电层的材料相同；通过暴露和显影所述第一介电层和所述第二介电层，在所述第一介电层和所述第二介电层中形成第一镶嵌开口；向所述第一介电层和所述第二介电层施加第一固化工艺；以及用第一导电材料填充所述第一镶嵌开口。

【技术特征摘要】
2012.08.31 US 13/601,2651.一种形成半导体器件的方法，包括：在衬底的第一侧上方形成层间介电层；在所述层间介电层上方沉积第一介电层，其中所述第一介电层由感光材料形成；通过暴露和显影所述第一介电层的感光材料，在所述第一介电层中形成第一通孔开口；在所述第一介电层上方沉积第二介电层，所述第二介电层的材料与所述第一介电层的材料相同；通过暴露和显影所述第一介电层和所述第二介电层，在所述第一介电层和所述第二介电层中形成第一镶嵌开口；向所述第一介电层和所述第二介电层施加第一固化工艺；以及用第一导电材料填充所述第一镶嵌开口。2.根据权利要求1所述的方法，还包括：在所述第一镶嵌开口的侧壁和底部上形成势垒层；以及在所述势垒层上方形成晶种层。3.根据权利要求1所述的方法，进一步包括：在所述第二介电层上方沉积第三介电层；在所述第三介电层中形成第二通孔开口；在所述第三介电层上方沉积第四介电层，所述第四介电层的材料与所述第三介电层的材料相同；在所述第三介电层和所述第四介电层中形成第二镶嵌开口；向所述第三介电层和所述第四介电层施加第二固化工艺；以及用第二导电材料填充所述第二镶嵌开口。4.根据权利要求1所述的方法，进一步包括：在所述衬底的第一侧上方形成第一侧互连结构；以及向所述衬底的第二侧施加减薄工艺直到从所述衬底的第二侧露出通孔的导电材料为止。5.根据权利要求1所述的方法，其中，所述第一导电材料是铜。6.根据权利要求1所述的方法，其中，所述第一镶嵌开口的底面与层间介电层的顶面共面。7.一种形成半导体器件的方法，包括：在衬底的层间介电层上方沉积第一介电层；在所述第一介电层中形成第一通孔开口；在所述第一介电层上方沉积第二介电层，所述第二介电层的材料与所述第一介电层的材料相同；图案化所述第一介电层和所述第二介电层；显影所述第一介电层和所述第二介电层的暴露区以形成第一镶嵌开口；向所述第一介电层和所述第二介电层施加第一固化工艺；在所述第一镶嵌开口的侧壁和底部上方沉积势垒层；在所述势垒层上方沉积晶种层；以及利用电化学喷镀工艺用第一导电材料填充所述第一镶嵌开口，...

【专利技术属性】
技术研发人员：陈新瑜，杨固峰，吴采蓉，黄麟智，刘源鸿，吴仓聚，邱文智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71