半导体器件及其制造方法技术

本公开涉及一种半导体器件及其制造方法。在从半导体衬底的上表面突出的鳍的上表面上，通过栅极绝缘膜形成控制栅电极以及通过栅极绝缘膜形成存储栅电极。半导体区域形成在控制栅电极旁边的鳍中。在半导体区域上，形成绝缘膜、第一层间绝缘膜和第二层间绝缘膜。在第二层间绝缘膜、第一层间绝缘膜和绝缘膜中形成到达半导体区域的插塞。覆盖膜形成在控制栅电极和层间绝缘膜之间，并且插塞还定位在覆盖膜正上方。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用2017年9月8日提交的日本专利申请第2017-173043号的包括说明书、附图和摘要的公开通过引用引入本文。
本专利技术涉及一种半导体器件及其制造方法，并且更具体地，涉及可应用于包括鳍式晶体管的半导体器件的有效技术。
技术介绍
鳍式晶体管已知为场效应晶体管，其具有高操作速度，并且可以减少泄露电流和功耗且可以小型化。鳍式晶体管(FINFET：鳍式场效应晶体管)是半导体元件，其例如具有在半导体衬底之上突出作为沟道区的半导体层，并且具有形成为横跨突出的半导体层且位于突出的半导体层之上的栅电极。作为电可写可擦除非易失性存储器，闪存和EEPROM(电可擦除可编程只读存储器)被广泛使用。这些存储单元在MISFET(金属绝缘体半导体场效应晶体管)的栅电极下方具有被氧化物膜或陷阱绝缘膜环绕的导电浮置栅电极，假设浮置栅电极或陷阱绝缘膜中的电荷存储状态作为存储信息，并且读取其作为晶体管的阈值电压。该陷阱绝缘膜表示电荷存储绝缘膜，并且例如是氮化硅膜。向该电荷存储层注入电荷以及从该电荷存储层释放电荷引起MISFET的阈值电压偏移，并且使其操作为存储元件。该闪存的一个示例是使用MONOS(金属-氧化物-氮化物-氧化物-半导体)结构的分裂栅极型单元。国际公开2010-082389公开了用于通过在非易失性存储器的控制栅电极的上部上设置绝缘膜来防止控制栅电极和接触插塞之间的短路的技术。美国未审查专利申请公开第2013/0256767号的说明书公开了用于通过在FINFET中应用具有后栅极结构的栅电极并且在栅电极的上部上设置绝缘膜来防止漏极区域的接触插塞和栅电极之间的短路的技术。日本未审查专利申请公开第2017-045860号公开了用于形成具有FINFET结构的非易失性存储器的技术。
技术实现思路
当非示意性存储器形成有FINFET结构时，以及进一步当非易失性存储器的控制栅电极形成有后栅极结构时，如果用于形成接触孔的掩模未对准，则在用于形成漏极区域的接触孔的工艺中，存在嵌入接触孔中的插塞与控制栅电极之间的短路的风险。由于电压被施加于漏极区域和控制栅电极中的每一个，所以短路的风险降低了非易失性存储器的可靠性。任何其他目的和新特征将从本说明书和附图的描述中变得明显。在本说明书中将描述优选实施例，如下简要描述典型的实施例。根据一个实施例，提供了一种半导体器件，其具有：第一突出单元，其是半导体衬底的一部分并且从半导体衬底的上表面突出。该半导体器件及其制造方法具有：第一栅电极，通过第一栅极绝缘膜形成在第一突出单元的上表面之上；以及第二栅电极，通过第二栅极绝缘膜形成在第一突出单元的上表面之上，并且通过第二栅极绝缘膜与第一栅电极的一个侧表面相邻。该半导体器件及其制造方法具有：侧壁间隔件，形成在第一栅电极的另一侧表面上；半导体区域，在侧壁间隔件旁边形成在第一突出单元中；第一绝缘膜，形成在半导体区域之上；第一层间绝缘膜，形成在第一绝缘膜之上。该半导体器件及其制造方法具有：第二层间绝缘膜，形成在第一层间绝缘膜和第一栅电极之上；以及插塞，以到达半导体区域的方式，形成在第二层间绝缘膜、第一层间绝缘膜和第一绝缘膜中。覆盖膜形成在第一栅电极和第二层间绝缘膜之间。插塞还被定位在覆盖膜正上方。形成第一层间绝缘膜和第二层间绝缘膜的材料不同于第一绝缘膜和覆盖膜的材料。根据一个实施例，提供了一种用于半导体器件的制造方法，具有以下步骤：制备半导体衬底；使半导体衬底的一部分后退(retreating)，从而形成第一突出单元，其是半导体衬底的一部分、从半导体衬底的上表面突出、并且沿着半导体衬底的主表面在第一方向上延伸；以及通过第一绝缘膜在第一突出单元的上表面和侧表面之上形成伪栅电极。用于半导体器件的制造方法具有以下步骤：在第一突出单元的上表面和侧表面之上以及伪栅电极的第一侧表面之上形成第二栅极绝缘膜；以及通过第二栅极绝缘膜，在与第一侧表面相对的侧面上，在第一突出单元的上表面和侧表面之上以及在伪栅电极的第二侧表面之上形成第二栅电极。用于半导体器件的制造方法包括以下步骤：在第一突出单元的上表面之上以及伪栅电极的第二侧表面之上形成侧壁间隔件；使用离子注入，在侧壁间隔件旁边的第一突出单元中形成半导体区域；在半导体区域之上形成第二绝缘膜；在第二绝缘膜之上形成第一层间绝缘膜。用于半导体器件的制造方法具有以下步骤：通过去除伪栅电极和第一绝缘膜，形成用于在侧壁间隔件和第二栅极绝缘膜之间暴露第一突出单元的开口；在开口中形成第一栅极绝缘膜；通过第一栅极绝缘膜，在开口中嵌入第一栅电极；以及使第一栅电极的上表面后退。用于半导体器件的制造方法包括以下步骤：以填充开口的方式，在第一栅电极之上形成覆盖膜；在该步骤之后，在第一层间绝缘膜和覆盖膜之上形成第二层间绝缘膜；以及在第二层间绝缘膜、第一层间绝缘膜和第二绝缘膜中形成到达半导体区域的接触孔。接触孔被定位在覆盖膜的正上方，并且形成第一层间绝缘膜和第二层间绝缘膜的材料不同于第二绝缘膜和覆盖膜的材料。根据一个实施例，可以提高半导体器件的可靠性。附图说明图1是示出根据第一实施例的半导体芯片的布局配置的示意图。图2是示出根据第一实施例的半导体器件的平面图。图3是示出根据第一实施例的半导体器件的立体图。图4是示出根据第一实施例的半导体器件的截面图。图5是用于解释根据第一实施例的半导体器件的制造工艺的立体图。图6是沿着图5所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图7是用于解释图5之后的半导体器件的制造工艺的立体图。图8是沿着图7所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图9是用于解释图7之后的半导体器件的制造工艺的立体图。图10是沿着图9所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图11是用于解释图9之后的半导体器件的制造工艺的立体图。图12是用于解释图11之后的半导体器件的制造工艺的立体图。图13是沿着图12所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图14是用于解释图12之后的半导体器件的制造工艺的立体图。图15是沿着图14所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图16是用于解释图14之后的半导体器件的制造工艺的立体图。图17是沿着图16所示的制造工艺中的半导体器件的方向“Y”截取的截面图。图18是用于解释图17之后的半导体器件的制造工艺的立体图。图19是用于解释图17之后的半导体器件的制造工艺的立体图。图20是用于解释图19之后的半导体器件的制造工艺的立体图。图21是用于解释图20之后的半导体器件的制造工艺的立体图。图22是用于解释图21之后的半导体器件的制造工艺的立体图。图23是用于解释图22之后的半导体器件的制造工艺的立体图。图24是用于解释图23之后的半导体器件的制造工艺的立体图。图25是用于解释图24之后的半导体器件的制造工艺的立体图。图26是用于解释图25之后的半导体器件的制造工艺的立体图。图27是用于解释图26之后的半导体器件的制造工艺的立体图。图28是用于解释图27之后的半导体器件的制造工艺的立体图。图29是用于解释图28之后的半导体器件的制造工艺的立体图。图30是用于解释图29之后的半导体器件的制造工艺的立体图。图31是用于解释图30之后的半导本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一突出单元，作为半导体衬底的一部分，从所述半导体衬底的上表面突出，并且沿着所述半导体衬底的主表面在第一方向上延伸；第二栅电极，通过第一栅极绝缘膜形成在所述第一突出单元的上表面和侧表面之上，并且在与所述第一方向正交的第二方向上延伸；第二栅电极，通过第二栅极绝缘膜形成在所述第一突出单元的上表面和侧表面之上，通过所述第二栅极绝缘膜与所述第一栅电极的第一侧表面相邻，并且在所述第二方向上延伸；侧壁间隔件，形成在所述第一栅电极的、位于与所述第一侧表面相对的一侧的第二侧表面旁边；半导体区域，形成在所述侧壁间隔件旁边的所述第一突出单元中；第一绝缘膜，形成在所述半导体区域之上；第一层间绝缘膜，形成在所述第一绝缘膜之上；第二层间绝缘膜，形成在所述第一层间绝缘膜和所述第一栅电极之上；以及插塞，以到达所述半导体区域的方式形成在所述第二层间绝缘膜、所述第一层间绝缘膜和所述第一绝缘膜中，其中覆盖膜形成在所述第一栅电极和所述第二层间绝缘膜之间，其中所述插塞还被定位在所述覆盖膜的正上方，并且其中形成所述第一层间绝缘膜和所述第二层间绝缘膜的材料不同于所述第一绝缘膜和所述覆盖膜的材料。

【技术特征摘要】
2017.09.08 JP 2017-1730431.一种半导体器件，包括：第一突出单元，作为半导体衬底的一部分，从所述半导体衬底的上表面突出，并且沿着所述半导体衬底的主表面在第一方向上延伸；第二栅电极，通过第一栅极绝缘膜形成在所述第一突出单元的上表面和侧表面之上，并且在与所述第一方向正交的第二方向上延伸；第二栅电极，通过第二栅极绝缘膜形成在所述第一突出单元的上表面和侧表面之上，通过所述第二栅极绝缘膜与所述第一栅电极的第一侧表面相邻，并且在所述第二方向上延伸；侧壁间隔件，形成在所述第一栅电极的、位于与所述第一侧表面相对的一侧的第二侧表面旁边；半导体区域，形成在所述侧壁间隔件旁边的所述第一突出单元中；第一绝缘膜，形成在所述半导体区域之上；第一层间绝缘膜，形成在所述第一绝缘膜之上；第二层间绝缘膜，形成在所述第一层间绝缘膜和所述第一栅电极之上；以及插塞，以到达所述半导体区域的方式形成在所述第二层间绝缘膜、所述第一层间绝缘膜和所述第一绝缘膜中，其中覆盖膜形成在所述第一栅电极和所述第二层间绝缘膜之间，其中所述插塞还被定位在所述覆盖膜的正上方，并且其中形成所述第一层间绝缘膜和所述第二层间绝缘膜的材料不同于所述第一绝缘膜和所述覆盖膜的材料。2.根据权利要求1所述的半导体器件，其中所述第一栅极绝缘膜沿着所述第一栅电极的底表面和侧表面形成，其中所述第一栅极绝缘膜形成在所述覆盖膜和所述第二栅极绝缘膜之间，并且其中形成所述第一栅极绝缘膜的材料不同于所述第一绝缘膜和所述覆盖膜的材料。3.根据权利要求2所述的半导体器件，其中所述第一栅极绝缘膜和所述第二栅极绝缘膜形成在所述覆盖膜和所述第二栅电极之间。4.根据权利要求3所述的半导体器件，其中硅化物层形成在所述第二栅电极之上。5.根据权利要求2所述的半导体器件，其中所述第一层间绝缘膜和所述第二层间绝缘膜由氧化硅形成，其中所述第一绝缘膜和所述覆盖膜由氮化硅形成，并且其中所述第一栅极绝缘膜由金属氧化物形成。6.根据权利要求5所述的半导体器件，其中所述金属氧化物是包括铪的氧化物膜、包括铝的氧化物膜、包括锆的氧化物膜、或者包括钽的氧化物膜。7.根据权利要求1所述的半导体器件，其中所述第二栅极绝缘膜具有电荷存储层，其中所述第一栅电极、所述第一栅极绝缘膜、所述第二栅电极、所述第二栅极绝缘膜和所述半导体区域形成非易失性存储器。8.根据权利要求7所述的半导体器件，其中彼此相邻的两个非易失性存储器关于所述半导体区域对称地形成，并且其中所述插塞被定位在相邻非易失性存储器中的每一个非易失性存储器的所述覆盖膜的正上方。9.一种用于半导体器件的制造方法，包括以下步骤：(a)制备半导体衬底；(b)使所述半导体衬底的一部分后退，从而形成第一突出单元，所述第一突出单元是所述半导体衬底的一部分，从所述半导体衬底的上表面突出，并且沿着所述半导体衬底的主表面在第一方向上延伸；(c)通过第一绝缘膜在所述第一突出单元的上表面和侧表面之上形成伪栅电极；(d)在所述第一突出单元的上表面和侧表面之上、以及所述伪栅电极的第一侧表面之上形成第二栅极绝缘膜；(e)通过所述第二栅极绝缘膜，在所述第一突出单元的上表面和侧表面之上、以及在所述伪栅电极的位于与所述...

【专利技术属性】
技术研发人员：山下朋弘，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP