一种三维存储器及其制作方法技术

本申请提供一种三维存储器及其制作方法，所述三维存储器制作方法包括：提供衬底，包括核心存储区域和围绕核心存储区域的外围电路区域；在核心存储区域形成层叠结构，层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对氮化硅薄膜进行紫外处理，使氮化硅薄膜收缩，刻蚀核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，沟道孔贯穿层叠结构。对每层氮化硅薄膜进行紫外线处理，在保持外围电路特性不变差情况下，使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，进而避免了后续制作沟道孔和漏极接触孔的位置偏差，以及金属残留，提高了产品的良率。

A three dimensional memory and its fabrication method

This application provides a three-dimensional memory and manufacturing method thereof, wherein the three-dimensional memory manufacturing method includes providing a substrate, including the core storage area and the peripheral circuit region around the core storage area; forming a laminated structure in the core storage area, laminated structure consists of alternating silicon nitride thin film growth and oxidation of the silicon film; among them, in the production of each layer the silicon nitride film, the silicon nitride thin film by UV treatment, the shrinkage of silicon nitride thin film, etching the core storage area of silicon nitride film and a silicon oxide film forming step; making channel hole, trench hole penetrates the stacked structure. For each layer of silicon nitride film by ultraviolet radiation treatment, while maintaining the peripheral circuit characteristics of the same worst case, due to shrinkage force changes and film saturated silicon nitride thin film, resulting in the subsequent heat treatment process, reduce or avoid the shrinkage degree of film film continues to shrink, and avoid the position deviation of hole and channel development the drain contact hole, and metal residue, improve product yield.

【技术实现步骤摘要】
一种三维存储器及其制作方法
本专利技术涉及半导体器件制作
，尤其涉及一种三维存储器及其制作方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已接近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D(三维)结构的NAND存储器。在3DNAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，现有技术中，三维存储器的制作过程一般包括：1)外围电路和核心存储区域叠层结构形成；2)刻蚀叠层结构形成台阶；3)核心存储区域沟道孔的形成；4)核心存储区域栅极线狭缝形成；5)漏极接触孔形成，漏极接触孔连接沟道孔和后续形成的金属层。但现有技术中通常存在沟道孔与漏极对准位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低。
技术实现思路
有鉴于此，本专利技术提供一种三维存储器及其制作方法，以解决现有技术中存在沟道孔与漏极接触孔对准位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低的问题。为实现上述目的，本专利技术提供如下技术方案：一种三维存储器制作方法，包括：提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，所述沟道孔贯穿所述层叠结构。优选地，所述在所述核心存储区域形成叠层结构之后，以及所述制作沟道孔之前，还包括：执行热处理。优选地，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之前，执行所述热处理。优选地，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶之后，执行所述热处理。优选地，所述热处理过程具体包括：将所述衬底放置在600℃-700℃的氮气环境中进行退火热处理24小时-48小时。优选地，所述对所述氮化硅薄膜进行紫外线处理，具体为：采用波长为250nm-450nm的紫外线对所述氮化硅薄膜进行照射。本专利技术还提供一种三维存储器，采用上面任意一项所述的三维存储器制作方法形成。经由上述的技术方案可知，本专利技术提供的三维存储器制作方法，在氮化硅薄膜制作过程中，对每层氮化硅薄膜进行紫外线处理，氮化硅薄膜吸收紫外线能量后，Si-H/N-H键断裂，Si-N重新结合，H2释放，薄膜收缩，应力向张应力(tensile)变化。本专利技术的制作方法在保持外围电路特性不变差的情况下，使得氮化硅薄膜应力变化和薄膜收缩趋于饱和，从而在后续热处理过程中，减小了薄膜收缩程度或避免了薄膜继续收缩，避免了后续制作沟道孔和栅极线时，造成沟道孔与漏极接触孔对准位置偏差，以及在CMP(ChemicalMechanicalPolishing，化学机械抛光)工艺时，由于薄膜收缩造成高度差导致金属残留，进而提高了产品的良率。本专利技术还提供一种三维存储器，采用上述制作方法形成，从而使得产品良率更高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1A-图1F为现有技术中三维存储器的制作工艺截面图；图2A-图2D为现有技术工艺造成的三维存储器氮化硅薄膜水平方向收缩示意图和实例图；图3A-图3D为现有技术工艺造成的三维存储器氮化硅薄膜垂直方向收缩示意图和实例图；图4为本专利技术实施例提供的一种三维存储器制作方法流程图；图5为本专利技术实施例提供的氮化硅薄膜收缩原理示意图；图6为本专利技术实施例提供的氮化硅薄膜收缩对应紫外光的波长示意图。具体实施方式正如
技术介绍
部分所述，现有技术中通常存在沟道孔位置偏差、栅极线狭缝位置偏移，器件表面金属残留等现象，造成三维存储器的良率较低的问题。专利技术人发现，现有技术中三维存储器制作方法通常为：1)提供衬底，所述衬底分为外围电路区域和核心存储区域，外围电路区域围绕核心存储区域，请参见图1A，衬底包括外围电路区域P和核心存储区域C；2)在外围电路区域形成后沉积氧化层覆盖，并将核心存储区域的氧化层刻蚀去除，请参见图1B，仅在外围电路区域上形成氧化层OX；3)在核心存储区域沉积氮化硅和氧化硅的叠层，如图1C所示，在核心存储区域和外围电路区域均沉积氮化硅01和氧化硅02的叠层；4)通过光阻内推分层刻蚀方法将台阶SS分段成形，请参见图1D；5)氧化层沉积和表面采用CMP工艺平坦化，请参见图1E，为沉积氧化层OX且表面平坦化后的半成品截面结构图；6)通过刻蚀各层栅极台阶上的氧化硅和氮化硅层形成沟道孔；刻蚀核心区氧化硅层和氮化硅层形成栅极狭缝，将核心存储区域的氮化硅层去除并填充金属层，形成栅极叠层，刻蚀栅极接触孔并将栅极叠层连接到金属布线层，形成栅极线03，具体请参见图1F。在外围电路区域的外围电路制作完成后，在核心存储区域氧化硅薄膜和氮化硅薄膜形成过程中，通常采用PECVD(PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学的气相沉积法)工艺沉积，在沉积过程中，每层薄膜均具有应力变化和收缩空间，尤其氮化硅薄膜会有更大的应力变化和收缩空间。而，多层氮化硅薄膜和氧化硅薄膜应力变化和薄膜收缩未饱和，也即并没有收缩至应力最大的程度。后续沟道孔、栅极线等形成工艺中涉及到炉管中的薄膜沉积和高温退火等较多的热处理过程，在高温环境下，氮化硅薄膜会随着高温工艺向张应力趋势变化，同时薄膜会释放出H2并在三维存储器的平行于器件衬底表面和垂直与器件衬底表面的方向产生收缩。一方面，在沟道孔刻蚀之后，经过高温工艺，薄膜水平方向的收缩会使沟道孔随着薄膜收缩发生位移，进而后续栅极线狭缝对沟道孔，漏极接触孔到沟道孔产生偏移，严重情况会发生栅极线狭缝和沟道孔接触或者漏极接触孔和沟道孔无接触，进而导致器件失效。具体请参见图2A-图2D，图2A为刻蚀形成沟道孔后的半导体衬底俯视结构示意图，沟道孔22形成在半导体衬底21上，经过沟道孔22制作工艺后，由于高温工艺导致氮化硅薄膜收缩，沟道孔22的位置随薄膜收缩发生变化。图2B为刻蚀形成栅极线狭缝23的过程，图2C为在栅极线狭缝23中填充金属钨后俯视结构示意图，填充W会继续引入应力，导致存储阵列向Y方向伸展，后续漏极接触孔24形成时，由于沟道孔22形成过程和栅极线狭缝23形成过程中两次薄膜形变，最终形成漏极接触孔24相对于沟道孔移动，甚至导致漏极接触孔24与沟道孔22的位置完全偏掉，导致器件没有连接，从而失效。图2D为薄膜水平方向收缩导致的漏极接触孔24与沟道孔22的位置偏移实例图。另一方面，垂直方向上，外围电路区域和核心存储区域在进入形成沟道孔之前的高度基本是一致的。外围电路区域顶部覆盖介质层为氧化硅，核心存储区域介质层为氧化硅氮化硅复合多层结构。核心存储区域的氮化硅薄膜经过沟道孔形成过程和栅极线狭缝形成过程等高本文档来自技高网...

【技术保护点】
一种三维存储器制作方法，其特征在于，包括：提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，所述沟道孔贯穿所述层叠结构。

【技术特征摘要】
1.一种三维存储器制作方法，其特征在于，包括：提供衬底，包括核心存储区域和围绕所述核心存储区域的外围电路区域；在所述核心存储区域形成层叠结构，所述层叠结构包括交替生长的氮化硅薄膜和氧化硅薄膜；其中，在制作每层氮化硅薄膜时，对所述氮化硅薄膜进行紫外线处理，使所述氮化硅薄膜收缩；刻蚀所述核心存储区域的氮化硅薄膜和氧化硅薄膜形成台阶；制作沟道孔，所述沟道孔贯穿所述层叠结构。2.根据权利要求1所述的三维存储器制作方法，其特征在于，所述在所述核心存储区域形成叠层结构之后，以及所述制作沟道孔之前，还包括：执行热处理。3.根据权利要求2所述的三维存储器制作方法，其特征在于，在所述刻蚀所述核心存储区域的氮化硅薄膜和氧化...

【专利技术属性】
技术研发人员：陆智勇，赵治国，李春龙，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11