三维存储器的制备方法及沟槽底部刻蚀方法技术

一种三维存储器的制备方法，包括：叠层；形成存储串；形成沟槽；去除叠层中的第一绝缘层；在沟槽以及第一绝缘层被去除后留下的空位中共形地形成阻隔层；将导体材料填入空位中，形成导电层；在沟槽中共形地形成间隔层；进行第一刻蚀过程，以去除沟槽底部的阻隔层和间隔层；进行第二刻蚀过程，使得对阻隔层和间隔层的刻蚀速率相同。本发明专利技术提供的三维存储器的制备方法，由于具有第二刻蚀过程且在该第二刻蚀过程阻隔层和该氧化硅层的刻蚀速率相同，所以能够较好地抑制沟槽开口处台阶的产生，进而能获得性能良好的共源触点。

【技术实现步骤摘要】
三维存储器的制备方法及沟槽底部刻蚀方法
本专利技术主要涉及存储器
，尤其涉及一种三维存储器的制备方法及沟槽底部刻蚀方法。
技术介绍
随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3DNAND是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决2D或者平面NAND闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类NAND技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。NAND存储器在制造过程中，为了制作共源触点，需要对形成的沟槽底部进行刻蚀，然后再向沟槽内进行钨墙填充，这一刻蚀工艺是三维存储器的一道关键工艺。然而，由于刻蚀速率差异，上述刻蚀工艺结束后，在沟槽的开口处容易形成类似于台阶的凸起结构(以下简称台阶)，会影响后道钨墙填充的效果。
技术实现思路
本专利技术要解决的技术问题包括提供一种三维存储器的制备方法及沟槽底部刻蚀方法，能够在对沟槽底部进行刻蚀的前提下，较好地抑制沟槽开口处台阶的产生，进而能保证后续工艺过程获得良好的工艺效果。为解决本专利技术的至少一部分技术问题，本专利技术的至少一个实施例提供了一种三维存储器的制备方法，包括以下步骤：在衬底上形成由第一绝缘层和第二绝缘层交替堆叠形成的绝缘体叠层；形成垂直贯穿该绝缘体叠层的存储串；形成垂直贯穿该绝缘体叠层直至该衬底的沟槽；去除该第一绝缘层；在该沟槽以及该第一绝缘层被去除后留下的空位中共形地形成阻隔层；将导体材料填入该空位中，形成导电层；在该沟槽中共形地形成间隔层；进行第一刻蚀过程，以去除沟槽底部的该阻隔层和该间隔层；进行第二刻蚀过程，在该第二刻蚀过程中，使得对该阻隔层和该间隔层的刻蚀速率相同。在本专利技术的至少一个实施例中，在该第一刻蚀过程中，采用第一气体对阻隔层和/或间隔层进行化学性刻蚀；采用不同于该第一气体的第二气体进行第二刻蚀过程，在该第二刻蚀过程中，该第二气体对阻隔层和间隔层不发生化学性刻蚀。在本专利技术的至少一个实施例中，该第一气体是含氟气体，该第二气体是惰性气体。在本专利技术的至少一个实施例中，在该第一刻蚀过程和该第二刻蚀过程中对该第一气体和该第二气体施加的偏压的下限是600伏特或800伏特；在该第一刻蚀过程和该第二刻蚀过程中对该第一气体和该第二气体施加的偏压的上限是1500伏特或2000伏特；该第二刻蚀过程的偏压小于或者等于该第一刻蚀过程的偏压。在本专利技术的至少一个实施例中，该第一刻蚀过程的时长的上限是400秒或480秒，该第一刻蚀过程的时长的下限是200秒或240秒；该第二刻蚀过程的时长的上限是160秒或200秒，该第二刻蚀过程的时长的下限是40秒或80秒。在本专利技术的至少一个实施例中，阻隔层的材质是氧化铝、氧化铪、氧化镧、氧化钇和氧化钽中的一种或多种的组合。在本专利技术的至少一个实施例中，形成的阻隔层的厚度的范围是2-5纳米。在本专利技术的至少一个实施例中，间隔层的材质是氮化硅、氧化硅和氮氧化硅中的一种或多种的组合。在本专利技术的至少一个实施例中，形成的间隔层的厚度的范围是20纳米至40纳米。在本专利技术的至少一个实施例中，包括多个循环刻蚀过程，每个该循环刻蚀过程包括至少一个第一刻蚀过程和至少一个第二刻蚀过程。在本专利技术的至少一个实施例中，该循环刻蚀过程的数量的下限是2次或4次，该循环刻蚀过程的数量的上限是10次或12次；在每个该循环刻蚀过程中，该第一刻蚀过程的时长的上限是100秒或120秒，该第一刻蚀过程的时长的下限是50秒或60秒；在每个该循环刻蚀过程中，该第二刻蚀过程的时长的上限是40秒或50秒，该第二刻蚀过程的时长的下限是10秒或20秒。在本专利技术的至少一个实施例中，该多个循环刻蚀过程的多个第一刻蚀过程的工艺参数相同，该多个循环刻蚀过程的多个第二刻蚀过程的工艺参数相同。在本专利技术的至少一个实施例中，该多个循环刻蚀过程中的最后一个循环刻蚀过程中的第二刻蚀过程的等效刻蚀深度大于至少一个该循环刻蚀过程之前的循环刻蚀过程中的第二刻蚀过程的等效刻蚀深度。未解决本专利技术的至少一部分技术问题，本专利技术还提供一种沟槽底部刻蚀方法，在本专利技术的至少一个实施例中，该刻蚀方法包括以下步骤：对形成在半导体结构上的沟槽进行第一刻蚀过程；该沟槽的侧壁形成有第一层和第二层，该第一层和该第二层的材质不同；该第一刻蚀过程用于去除沟槽底部的第一层和第二层；对该沟槽进行第二刻蚀过程，在该第二刻蚀过程中，第一层和第二层的刻蚀速率相同。在本专利技术的至少一个实施例中，该半导体结构还包括衬底，形成在衬底上的由导体层和绝缘层交替堆叠形成的叠层，以及垂直贯穿该叠层的存储串；该沟槽垂直贯穿该叠层直至该衬底，该第二层共形地形成在该沟槽的内壁，该第一层形成在该第二层与该衬底和该绝缘层之间，该第一层还形成在该导体层与该绝缘层和该存储串之间。在本专利技术的至少一个实施例中，以第一气体对该半导体结构进行第一刻蚀过程，在该第一刻蚀过程中，对该第一层和第二层中的一个发生化学性刻蚀；以不同于该第一气体的第二气体对该半导体结构进行第二刻蚀过程，在该第二刻蚀过程中，对该第一层和该第二层都不发生化学性刻蚀。在本专利技术的至少一个实施例中，该第一气体为适于在该沟槽底部刻蚀出开口的气体，该第二气体为惰性气体。在本专利技术的至少一个实施例中，包括多个循环刻蚀过程，每个该循环刻蚀过程包括至少一个第一刻蚀过程和至少一个第二刻蚀过程。在本专利技术的至少一个实施例中，该循环刻蚀过程的数量的下限是2次或4次，该循环刻蚀过程的数量的上限是10次或12次；在每个该循环刻蚀过程中，该第一刻蚀过程的时长的上限是100秒或120秒，该第一刻蚀过程的时长的下限是50秒或60秒；在每个该循环刻蚀过程中，该第二刻蚀过程的时长的上限是40秒或50秒，该第二刻蚀过程的时长的下限是10秒或20秒。本专利技术提供的三维存储器的制备方法及沟槽底部刻蚀方法，在第一刻蚀过程的基础上增加第二刻蚀过程，在该第二刻蚀过程中，使沟槽内的阻隔层和间隔层的刻蚀速率相同，以消除在第一刻蚀过程中产生的台阶刻蚀，进而保证后续工艺过程获得良好的工艺效果。因此，本专利技术能够较好地抑制沟槽开口处台阶的产生，对于三维存储器而言，能使得后道钨墙填充工艺的效果较好，并最终获得性能良好的共源触点。附图说明图1是本专利技术的一实施例中三维存储器的制备方法的流程图；图2是本专利技术的一实施例中在沟槽中形成阻隔层和间隔层的制备过程示意图；图3是本专利技术的一实施例中进行第一刻蚀过程的制备过程示意图；图4是本专利技术的一实施例中进行第二刻蚀过程的制备过程示意图。具体实施方式为了让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确本文档来自技高网...

【技术保护点】
1.一种三维存储器的制备方法，其特征在于，包括以下步骤：在衬底上形成由第一绝缘层和第二绝缘层交替堆叠形成的绝缘体叠层；形成垂直贯穿所述绝缘体叠层的存储串；形成垂直贯穿所述绝缘体叠层直至所述衬底的沟槽；去除所述第一绝缘层；在所述沟槽以及所述第一绝缘层被去除后留下的空位中共形地形成阻隔层；将导体材料填入所述空位中，形成导电层；在所述沟槽中共形地形成间隔层；进行第一刻蚀过程，以去除沟槽底部的所述阻隔层和所述间隔层；进行第二刻蚀过程，在所述第二刻蚀过程中，使得对所述阻隔层和所述间隔层的刻蚀速率相同。

【技术特征摘要】
2018.04.13 CN 20181033256771.一种三维存储器的制备方法，其特征在于，包括以下步骤：在衬底上形成由第一绝缘层和第二绝缘层交替堆叠形成的绝缘体叠层；形成垂直贯穿所述绝缘体叠层的存储串；形成垂直贯穿所述绝缘体叠层直至所述衬底的沟槽；去除所述第一绝缘层；在所述沟槽以及所述第一绝缘层被去除后留下的空位中共形地形成阻隔层；将导体材料填入所述空位中，形成导电层；在所述沟槽中共形地形成间隔层；进行第一刻蚀过程，以去除沟槽底部的所述阻隔层和所述间隔层；进行第二刻蚀过程，在所述第二刻蚀过程中，使得对所述阻隔层和所述间隔层的刻蚀速率相同。2.根据权利要求1所述的三维存储器的制备方法，其特征在于：在所述第一刻蚀过程中，采用第一气体对阻隔层和/或间隔层进行化学性刻蚀；采用不同于所述第一气体的第二气体进行第二刻蚀过程，在所述第二刻蚀过程中，所述第二气体对阻隔层和间隔层不发生化学性刻蚀。3.根据权利要求2所述的三维存储器的制备方法，其特征在于：所述第一气体是含氟气体，所述第二气体是惰性气体。4.根据权利要求2或3所述的三维存储器的制备方法，其特征在于：在所述第一刻蚀过程和所述第二刻蚀过程中对所述第一气体和所述第二气体施加的偏压的下限是600伏特或800伏特；在所述第一刻蚀过程和所述第二刻蚀过程中对所述第一气体和所述第二气体施加的偏压的上限是1500伏特或2000伏特；所述第二刻蚀过程的偏压小于或者等于所述第一刻蚀过程的偏压。5.根据权利要求4所述的三维存储器的制备方法，其特征在于：所述第一刻蚀过程的时长的上限是400秒或480秒，所述第一刻蚀过程的时长的下限是200秒或240秒；所述第二刻蚀过程的时长的上限是160秒或200秒，所述第二刻蚀过程的时长的下限是40秒或80秒。6.根据权利要求1所述的三维存储器的制备方法，其特征在于：阻隔层的材质是氧化铝、氧化铪、氧化镧、氧化钇和氧化钽中的一种或多种的组合。7.根据权利要求6所述的三维存储器的制备方法，其特征在于：形成的阻隔层的厚度的范围是2-5纳米。8.根据权利要求1所述的三维存储器的制备方法，其特征在于：间隔层的材质是氮化硅、氧化硅和氮氧化硅中的一种或多种的组合。9.根据权利要求8所述的三维存储器的制备方法，其特征在于：形成的间隔层的厚度的范围是20纳米至40纳米。10.根据权利要求1-3中任一项所述的三维存储器的制备方法，其特征在于：包括多个循环刻蚀过程，每个所述循环刻蚀过程包括至少一个第一刻蚀过程和至少一个第二刻蚀过程。11.根据权利要求10所述的三维存储器的制备方法，其特征在于：所述循环刻蚀过程的数量的下限是2次或4次，所述循环刻蚀过...

【专利技术属性】
技术研发人员：乐陶然，邵克坚，程强，刘欢，郭玉芳，陈世平，张彪，陈保友，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42