【技术实现步骤摘要】
三维存储器的适应性操作本申请是申请日为2014年5月2日,申请号为201480021396.6,专利技术名称“三维存储器的适应性操作”的专利技术专利申请的分案申请。
本申请涉及三维可重编程非易失性存储器系统的操作以及用于在这种存储器系统中处理数据误差的系统和方法。
技术介绍
能够进行电荷的非易失性存储、特别是以封装为小形状因子卡的EEPROM和闪存EEPROM的形式的固态存储器近年来已经成为各种移动和手持装置、便携式消息设备和消费者电子产品中的存储选择。与也是固态存储器的RAM(随机存取存储器)不同,闪存存储器是非易失性的,且甚至在断开电源之后也保持其存储的数据。此外,与ROM(只读存储器)不同,闪存存储器与盘存储装置类似是可重写的。尽管成本较高,闪存存储器越来越多地用在大容量存储应用中。闪存EEPROM类似于EEPROM(电可擦除和可编程只读存储器)之处在于其是非易失性存储器,其可以被擦除且可以将新数据写入或者“编程”到它的存储器单元中。两者都利用场效应晶体管结构中在源极和漏极区之间位于半导体衬底中的沟道区之上的浮置(未连接的)导电栅极。然后在浮置栅极之上提供控制栅极。晶体管的阈值电压特性由在浮置栅极上保持的电荷量控制。也就是,对于浮置栅极上的电荷的给定电平,存在必须在“导通”晶体管以允许它的源极和漏极区之间的导电之前应用于控制栅极的相应的电压(阈值)。诸如闪存EEPROM之类的闪存存储器允许同时擦除整个存储器单元的块。浮置栅极可以保持大量电荷且因此可以被编程到阈值电压窗口内的任何阈值电压电平。阈值电压窗口的大小由装置的最小和最大阈值电平定界,且装置的最 ...
【技术保护点】
一种操作形成为放置在衬底之上的多个物理层级的存储器单元的三维非易失性NAND存储器的方法,包括:将第一组读取条件应用于所述三维非易失性NAND存储器的块的第一部分以获得第一数据;执行所述第一数据的误差校正码(ECC)解码;确定所述第一数据是不可由ECC校正的;响应于确定所述块的第一部分中的第一数据是不可由ECC校正的,确定在使用所述第一组读取条件读取时三维非易失性NAND存储器内的大于块的第一部分的较大单元是否不可由ECC校正,所述较大单元包括:(i)共享块选择电路的包括所述块的多个块、(ii)所述块、或者(iii)所述块内的由公共选择线一起选择的串组;如果存储的数据是遍及所述较大单元而不可由ECC校正的,则将修改的读取条件应用于所述块的第一部分以找到提供可由ECC校正的第二数据的第二组读取条件;返回校正的第二数据并记录所述第二组读取条件以用于所述较大单元的数据的后续读取;以及如果多于阈值数目的修改的读取条件被应用于所述块的第一部分而没有找到提供可由ECC校正的第二数据的第二组读取条件,则从在其他块中存储的冗余数据恢复所述块的第一部分的数据。
【技术特征摘要】
2013.06.03 US 13/908,9211.一种操作形成为放置在衬底之上的多个物理层级的存储器单元的三维非易失性NAND存储器的方法,包括:将第一组读取条件应用于所述三维非易失性NAND存储器的块的第一部分以获得第一数据;执行所述第一数据的误差校正码(ECC)解码;确定所述第一数据是不可由ECC校正的;响应于确定所述块的第一部分中的第一数据是不可由ECC校正的,确定在使用所述第一组读取条件读取时三维非易失性NAND存储器内的大于块的第一部分的较大单元是否不可由ECC校正,所述较大单元包括:(i)共享块选择电路的包括所述块的多个块、(ii)所述块、或者(iii)所述块内的由公共选择线一起选择的串组;如果存储的数据是遍及所述较大单元而不可由ECC校正的,则将修改的读取条件应用于所述块的第一部分以找到提供可由ECC校正的第二数据的第二组读取条件;返回校正的第二数据并记录所述第二组读取条件以用于所述较大单元的数据的后续读取;以及如果多于阈值数目的修改的读取条件被应用于所述块的第一部分而没有找到提供可由ECC校正的第二数据的第二组读取条件,则从在其他块中存储的冗余数据恢复所述块的第一部分的数据。2.根据权利要求1所述的方法,其中所述第一组读取条件包括应用于所选的字线的第一读取电压,并且所述第二组读取条件包括应用于所选的字线的第二读取电压,所述第二读取电压不同于所述第一读取电压。3.如权利要求1所述的方法,其中所述第一组读取条件包括应用于未选择的字线的第一读取-通过电压,并且所述第二组读取条件包括应用于所述未选择的字线的第二读取-通过电压,所述第二读取-通过电压不同于所述第一读取-通过电压。4.根据权利要求1所述的方法,其中所述第一组读取条件包括应用于选择线的第一选择电压,并且所述第二组读取条件包括应用于所述选择线的第二选择电压,所述第二选择电压不同于所述第一选择电压。5.根据权利要求1所述的方法,其中,所述第一组读取条件包括应用于未选择的串组的选择线的第一未选择电压,并且所述第二组读取条件包括应用于所述未选择的串组的选择线的第二未选择电压,所述第二未选择电压不同于所述第一未选择电压。6.根据权利要求1所述的方法,其中所述第一组读取条件包括应用于伪字线的第一读取-通过电压,并且所述第二组读取条件包括应用于伪字线的第二读取-通过电压。7.根据权利要求1所述的方法,其中所述第一组读取条件包括被提供给与所述块共享块选择电路的未选择块的主机数据字线、伪字线和/或选择线的第一电压,并且所述第二组读取条件包括被提供给所述未选择块的主机数据字线、伪字线和/或选择线的第二电压,所述第二电压不同于所述第一电压。8.根据权利要求7所述的方法,其中所述第一电压和第二电压被提供给所述未选择块的字线,并且所述第二电压高于所述第一电压。9.一种三维非易失性NAND存储器系统,包括:三维非易失性NAND存储器,形成为放置在衬底之上的多个物理层级的存储器单元;误差校正码(ECC)电路,解码从所述非易失性NAND存储器的块的部分读取的数据;确定电路,响应于确定在使用第一组读取条件读取时从所述块的所述部分读取的数据是不可由ECC校正的,确定在使用第一组读取条件读取时遍及所述三维非易失性NAND存储器内的大于所述块的所述部分的较大单元的数据是否不可由ECC校正,所述较大单元包括:(i)共享块选择电路的包括所述块的多个块、(ii)所述块、或者(iii)所述块内的由公共选择线一起选择的串组;适应性读取电路,配置为如果在使用第一组读取条件读取时数据是遍及所述较大单元而不可由ECC校正的,则应用修改的读取条件以找到提供可由ECC校正的数据的第二组读取条件;记录电路,记录所述第二组读取条件以用于所述较大单元的数据的后续读取;以及其中如果多于阈值数目的修改的读取条件被应用于所述块的第一部分而没有找到提供可由ECC校正的第二数据的第二组读取条件,则从在其他块中存储的冗余数据恢复所述块的第一部分的数据。10.根据权利要求9所述的三维非易失性NAND存储器系统,其中所述三维非易失性NAND存储器位于存储器裸芯上,并且所述记录电路位于分开的存储器控制器裸芯上。11.根据权利要求9所述的三维非易失性NAND存储器系统,其中使用固件在所述存储器控制器...
【专利技术属性】
技术研发人员:CNY阿维拉,GA杜西杰,陈健,董颖达,梅文龙,AKT马克,李升弼,
申请(专利权)人:桑迪士克科技有限责任公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。