存储器及其形成方法技术

本发明专利技术提供了一种存储器及其形成方法。利用依次设置在位线传导层上的位线保形层、位线分隔夹层和位线掩蔽层构成位线传导层的侧墙隔离结构，并且由于位线分隔夹层的介电常数低于位线保形层和位线掩蔽层的介电常数，从而可相应地减小位线传导层的侧墙隔离结构的介电常数，即相当于形成在相邻的位线传导层之间的介质材料的介电常数较小，从而可有效降低相邻的位线传导层之间的耦合电容，避免相邻的位线传导层相互串扰的问题，有利于实现存储器尺寸的缩减。

Memory and its formation method

The present invention provides a memory and a method for its formation. The bit line line are sequentially arranged in the conductive layer on the conformal layer, the dividing line of interlayer and bit line layer masking bit line conduction layer side wall isolation structure, and because the dividing line of interlayer dielectric constant is less than the bit line conformal dielectric layer and a masking layer which can line, phase we should reduce the dielectric constant of the bit line conduction layer side wall isolation structure, which is equivalent to the formation of smaller dielectric constant dielectric material between the conductive layer adjacent to the bit line, which can effectively reduce the coupling capacitance between adjacent bit lines conduction layer, avoid the problem of bit line crosstalk of adjacent conductive layer that is conducive to reducing the memory size.

【技术实现步骤摘要】
存储器及其形成方法
本专利技术涉及半导体
，特别涉及一种存储器及其形成方法。
技术介绍
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，从而使半导体元件尺寸之间的间距会随之缩小，进而会使半导体元件中的用于传导电信号的传导部之间的距离也相应的缩减，这将直接导致任意两相邻的传导部之间所产生的寄生电容增加。尤其是，随着半导体尺寸的不断缩减，相邻传导部之间所产生的寄生电容以及由寄生电容带来的干扰越来越明显，例如由于寄生电容的存在会导致由传导部构成的金属内连线的互连结构中电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。例如，在存储器领域中也存在着尺寸不断微缩的趋势，从而使存储器中相邻的位线传导层之间的距离也逐渐靠近，并相应地使相邻的位线传导层之间的耦合电容上升，进而导致相邻的位线传导层相互串扰的问题，这在一定程度上会对存储器的性能造成影响，并限制了存储器尺寸的缩减。
技术实现思路
本专利技术的目的在于提供一种背存储器，以解决现有的存储器中相邻的位线传导层之间的耦合电容较大，而容易发生串扰的问题。为解决上述技术问题，本专利技术提供一种存储器，包括：一衬底，所述衬底上定义有一器件区；多条位线传导层，形成在所述衬底上的所述器件区上，多条所述位线传导层沿相同的方向延伸；位线保形层，形成在所述衬底上的所述器件区上并贴附在所述位线传导层的侧壁上，并且所述位线保形层由一形成在所述衬底上的保形介质层构成，所述保形介质层中位于所述器件区中的部分构成所述位线保形层；以及，位线掩蔽层，形成在所述衬底上的所述器件区上并间隔所述位线保形层而覆盖在所述位线传导层的侧壁上，所述位线掩蔽层中对应在所述位线传导层侧壁上的部分有间隔地覆盖所述位线保形层中贴附在所述位线传导层侧壁上的部分，以设置一位线分隔夹层在所述位线保形层和所述位线掩蔽层之间，所述位线分隔夹层的介电常数小于所述位线保形层和所述位线掩蔽层的介电常数，并且所述位线掩蔽层由一形成在所述衬底上的掩蔽介质层构成，所述掩蔽介质层中位于所述器件区中的部分构成所述位线掩蔽层；其中，相邻的所述位线传导层中相邻的侧壁相互面对，以使相邻的所述位线传导层之间利用所述位线保形层、所述位线分隔夹层和所述位线掩蔽层相互隔离。可选的，所述位线分隔夹层包括气体间隙，由所述位线保形层中贴附在位线传导层侧壁上的部分、所述位线分隔夹层的所述气体间隙、所述位线掩蔽层中覆盖在所述传导层侧壁上的部分构成所述位线传导层的侧墙隔离结构。可选的，所述存储器还包括：位线顶盖层，形成在所述衬底上的所述器件区上并遮盖所述位线保形层的顶部、所述位线分隔夹层的所述气体间隙的顶部和所述位线掩蔽层的顶部，以封闭所述位线分隔夹层的所述气体间隙的顶部开口，并且所述位线顶盖层由一形成在所述衬底上的顶盖介质层构成，所述顶盖介质层中位于所述器件区中的部分构成所述位线顶盖层。可选的，所述位线顶盖层延伸遮盖所述位线传导层的顶部和所述位线掩蔽层中远离所述位线传导层一侧的侧壁，以包覆所述位线传导层。可选的，所述位线分隔夹层的所述气体间隙包括含氮气体间隙。可选的，所述位线分隔夹层包括低K介质层，所述低K介质层覆盖所述位线保形层中贴附在所述位线传导层的侧壁上的部分，由所述位线保形层中贴附在位线传导层侧壁上的部分、所述位线分隔夹层的所述低K介质层、所述位线掩蔽层中覆盖在所述传导层侧壁上的部分构成所述位线传导层的侧墙隔离结构。可选的，所述位线保形层沿着所述位线传导层的边界贴附在所述位线传导层的顶部和侧壁上；以及，所述位线掩蔽层覆盖所述低K介质层的侧壁，并延伸覆盖所述低K介质层的顶部和所述位线传导层的顶部，以包覆所述位线传导层。可选的，所述位线保形层封闭所述位线分隔夹层的所述气体间隙的底部开口，由所述位线保形层中贴附在所述位线传导层侧壁的部分至所述位线掩蔽层中遮盖所述传导层侧壁的部分定界所述位线分隔夹层的所述气体间隙的两侧宽度边界。可选的，所述衬底上还定义有一位于所述器件区外围的外围区，所述存储器还包括：多个外围电路传导层，形成在所述衬底上的所述外围区上；外围保形层，形成在所述衬底上的所述外围区上并贴附在所述外围电路传导层的侧壁上，并且所述保形介质层还形成在所述衬底上的所述外围区上以构成所述外围保形层；外围掩蔽层，形成在所述衬底上的所述外围区上并间隔所述外围保形层而覆盖在所述外围电路传导层的侧壁上，并且所述外围掩蔽层中对应在所述外围电路传导层侧壁上的部分有间隔地覆盖所述外围保形层中贴附在所述位线传导层侧壁上的部分，以设置一外围分隔夹层在所述外围保形层和所述外围掩蔽层之间，所述外围分隔夹层的介电常数小于所述外围保形层和所述外围掩蔽层的介电常数；并且，所述掩蔽介质层还形成在所述衬底上的所述外围区上以构成所述外围掩蔽层。可选的，所述外围分隔夹层包括气体间隙，所述顶盖介质层还形成在所述衬底上的所述外围区上以构成一外围顶盖层，所述外围顶盖层遮盖所述外围保形层的顶部、所述外围分隔夹层的气体间隙的顶部和所述外围掩蔽层的顶部上，以封闭所述外围分隔夹层的气体间隙的顶部开口。本专利技术的又一目的在于，提供一种存储器的形成方法，包括：提供一衬底，所述衬底上定义有一器件区，以及在所述衬底上的所述器件区上形成有多条位线传导层，多条所述位线传导层沿相同的方向延伸；形成一保形介质层在所述衬底上，所述保形介质层中位于所述器件区上的部分用于形成一位线保形层，所述位线保形层贴附在所述位线传导层的侧壁上；形成一分隔介质层在所述衬底上并覆盖所述保形介质层，所述分隔介质层中位于所述器件区中的部分用于形成一位线分隔层，所述位线分隔层覆盖所述位线保形层中贴附在所述位线传导层侧壁上的部分；以及，形成一掩蔽介质层在所述衬底上并覆盖所述分隔介质层和所述保形介质层，所述掩蔽介质层中位于所述器件区中的部分用于形成一位线掩蔽层，所述位线掩蔽层覆盖所述位线分隔层以相应覆盖所述位线传导层的侧壁，所述位线掩蔽层中覆盖在所述位线传导层侧壁上的部分和所述位线保形层中贴附在所述位线传导层侧壁上的部分通过所述位线分隔层相互分隔，并利用所述位线分隔层形成一位线分隔夹层在所述位线保形层和所述位线掩蔽层之间，所述位线分隔夹层的介电常数小于所述位线保形层和所述位线掩蔽层的介电常数。可选的，利用所述位线分隔层形成一气体间隙以构成所述位线分隔夹层，并由所述位线掩蔽层和所述位线保形层界定出所述气体间隙的部分边界，其中，所述气体间隙的形成方法包括：沉积所述掩蔽介质层在所述衬底上，所述掩蔽介质层还覆盖所述位线分隔层的侧壁和顶部；去除所述掩蔽介质层中覆盖在所述位线分隔层顶部的部分，以暴露出所述位线分隔层，并保留所述掩蔽介质层中覆盖在所述位线分隔层侧壁上的部分用于构成所述位线掩蔽层；以及，去除所述位线分隔层以形成一气体间隙在所述位线掩蔽层和所述位线保形层之间，并由所述气体间隙构成所述位线分隔夹层。可选的，在形成所述气体间隙以构成所述位线分隔夹层之后，还包括：形成一顶盖介质层在所述衬底上并覆盖所述保形介质层和所述掩蔽介质层，所述顶盖介质层中位于所述器件区中的部分构成一位线顶盖层，所述位线顶盖层遮盖所述位线保形层的顶部、构成所述位线分隔夹层的所述气体间隙的顶部和所述位线掩蔽层的顶部，以封闭所述位线分隔夹层的所述气本文档来自技高网...

【技术保护点】
一种存储器，其特征在于，包括：一衬底，所述衬底定义有一器件区；多条位线传导层，形成在所述衬底的所述器件区上，多条所述位线传导层沿相同的方向延伸；位线保形层，形成在所述衬底的所述器件区上并贴附在所述位线传导层的侧壁，并且所述位线保形层由一形成在所述衬底上的保形介质层构成，所述保形介质层中位于所述器件区中的部分构成所述位线保形层；以及，位线掩蔽层，形成在所述衬底的所述器件区上并遮盖所述位线传导层的侧壁，所述位线掩蔽层中对应在所述位线传导层侧壁的部分有间隔地遮盖所述位线保形层中贴附在所述位线传导层侧壁的部分，以设置一位线分隔夹层在所述位线保形层和所述位线掩蔽层之间，所述位线分隔夹层的介电常数小于所述位线保形层的介电常数且小于所述位线掩蔽层的介电常数，并且所述位线掩蔽层由一形成在所述衬底上的掩蔽介质层构成，所述掩蔽介质层中位于所述器件区中的部分构成所述位线掩蔽层；其中，相邻的所述位线传导层中相邻的侧壁相互面对，以使相邻的所述位线传导层之间利用所述位线保形层、所述位线分隔夹层和所述位线掩蔽层相互隔离。

【技术特征摘要】
1.一种存储器，其特征在于，包括：一衬底，所述衬底定义有一器件区；多条位线传导层，形成在所述衬底的所述器件区上，多条所述位线传导层沿相同的方向延伸；位线保形层，形成在所述衬底的所述器件区上并贴附在所述位线传导层的侧壁，并且所述位线保形层由一形成在所述衬底上的保形介质层构成，所述保形介质层中位于所述器件区中的部分构成所述位线保形层；以及，位线掩蔽层，形成在所述衬底的所述器件区上并遮盖所述位线传导层的侧壁，所述位线掩蔽层中对应在所述位线传导层侧壁的部分有间隔地遮盖所述位线保形层中贴附在所述位线传导层侧壁的部分，以设置一位线分隔夹层在所述位线保形层和所述位线掩蔽层之间，所述位线分隔夹层的介电常数小于所述位线保形层的介电常数且小于所述位线掩蔽层的介电常数，并且所述位线掩蔽层由一形成在所述衬底上的掩蔽介质层构成，所述掩蔽介质层中位于所述器件区中的部分构成所述位线掩蔽层；其中，相邻的所述位线传导层中相邻的侧壁相互面对，以使相邻的所述位线传导层之间利用所述位线保形层、所述位线分隔夹层和所述位线掩蔽层相互隔离。2.如权利要求1所述的存储器，其特征在于，所述位线分隔夹层包括气体间隙，由所述位线保形层中贴附在所述位线传导层侧壁的部分、所述位线分隔夹层的所述气体间隙、所述位线掩蔽层中遮盖所述传导层侧壁的部分构成所述位线传导层的侧墙隔离结构。3.如权利要求2所述的存储器，其特征在于，还包括：位线顶盖层，形成在所述衬底的所述器件区上并覆盖所述位线保形层的顶部、所述位线分隔夹层的所述气体间隙的顶部和所述位线掩蔽层的顶部，以封闭所述位线分隔夹层的所述气体间隙的顶部开口，并且所述位线顶盖层由一形成在所述衬底上的顶盖介质层构成，所述顶盖介质层中位于所述器件区中的部分构成所述位线顶盖层。4.如权利要求3所述的存储器，其特征在于，所述位线顶盖层更延伸覆盖所述位线传导层的顶部和所述位线掩蔽层中远离所述位线传导层一侧的侧壁，以包覆所述位线传导层。5.如权利要求2所述的存储器，其特征在于，所述位线保形层封闭所述位线分隔夹层的所述气体间隙的底部开口，由所述位线保形层中贴附在所述位线传导层侧壁的部分至所述位线掩蔽层中遮盖所述传导层侧壁的部分定界所述位线分隔夹层的所述气体间隙的两侧宽度边界。6.如权利要求2所述的存储器，其特征在于，所述位线分隔夹层的所述气体间隙包括含氮气体间隙。7.如权利要求1所述的存储器，其特征在于，所述位线分隔夹层包括低K介质层，所述低K介质层覆盖所述位线保形层中贴附在所述位线传导层的侧壁的部分，由所述位线保形层中贴附在位线传导层侧壁的部分、所述位线分隔夹层的所述低K介质层、所述位线掩蔽层中遮盖所述传导层侧壁的部分构成所述位线传导层的侧墙隔离结构。8.如权利要求7所述的存储器，其特征在于，所述位线保形层沿着所述位线传导层的边界贴附在所述位线传导层的顶部和侧壁；以及，所述位线掩蔽层覆盖所述低K介质层的侧壁，并延伸覆盖所述低K介质层的顶部和所述位线传导层的顶部，以包覆所述位线传导层。9.如权利要求1～8任一项所述的存储器，其特征在于，所述衬底还定义有一位于所述器件区外围的外围区，所述存储器还包括：多个外围电路传导层，形成在所述衬底的所述外围区上；外围保形层，形成在所述衬底的所述外围区上并贴附在所述外围电路传导层的侧壁，并且所述保形介质层还形成在所述衬底的所述外围区上以构成所述外围保形层；外围掩蔽层，形成在所述衬底的所述外围区上并遮盖所述外围电路传导层的侧壁，并且所述外围掩蔽层中对应在所述外围电路传导层侧壁的部分有间隔地遮盖所述外围保形层中贴附在所述外围电路传导层侧壁的部分，以设置一外围分隔夹层在所述外围保形层和所述外围掩蔽层之间，所述外围分隔夹层的介电常数小于所述外围保形层的介电常数且小于所述外围掩蔽层的介电常数；并且，所述掩蔽介质层中位于所述外围区中的部分构成所述外围掩蔽层。10.如权利要求9所述的存储器，其特征在于，所述外围分隔夹层包括气体间隙，所述存储器还包括：外围顶盖层，形成在所述衬底的所述外围区上并覆盖所述外围保形层的顶部、所述外围分隔夹层的气体间隙的顶部和所述外围掩蔽层的顶部，以封闭所述外围分隔夹层的气体间隙的顶部开口；并且，所述顶盖介质层中位于所述外围区中的部分构成所述外围顶盖层。11.一种存储器的形成方法，其特征在于，包括：提供一衬底，所述衬底定义有一器件区，以及在所述衬底的所述器件区上形成有多条位线传导层，多条所述位线传导层沿相同的方向延伸；形成一保形介质层在所述衬底上，所述保形介质层中位于所述器件区中的部分用...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34