半导体装置制造方法及图纸

本发明专利技术实施例提供一种半导体装置，其包含层间介电结构上的互连层。层间介电结构包含：第一接触件，延伸穿过层间介电结构，电连接到位于层间介电结构下面的楼板结构中的对应第一组件；至少一个第二组件，位于层间介电结构内且与层间介电结构的表面(在垂直于层间介电结构的平面的方向上)间隔一定距离，所述距离小于层间介电结构的厚度；以及第二接触件，直接接触至少一个第二组件的对应第一区域。互连层包含：第一金属化片段，直接接触第一接触件中的对应者；以及第二金属化片段，位于至少一个第二组件的第二区域上方，第二金属化片段的宽度小于第一金属化片段的宽度。

【技术实现步骤摘要】
半导体装置
本专利技术实施例涉及一种半导体装置。
技术介绍
半导体集成电路(IC)产业已经历快速成长。在IC演进过程中，功能密度(每晶片区域的互连器件的数目)已大体增加，同时几何图形大小(即，可使用制造过程产生的最小组件(或线路))已减少。除提供优势以外，此缩小处理已增加处理以及制作IC的复杂度。
技术实现思路
根据本专利技术的一些实施例，一种半导体装置包含层间介电结构与层间介电结构上的互连层。层间介电结构包含：第一接触件，延伸穿过层间介电结构，电连接到位于层间介电结构下面的楼板结构中的对应第一组件；至少一个第二组件，位于层间介电结构内且与层间介电结构的表面在垂直于层间介电结构的平面的方向上间隔一定距离，所述距离小于层间介电结构的厚度；以及第二接触件，直接接触至少一个第二组件的对应第一区域。互连层包含：第一金属化片段，直接接触第一接触件中的对应者；以及第二金属化片段，位于至少一个第二组件的第二区域上方，第二金属化片段的宽度小于第一金属化片段的宽度。附图说明当结合附图阅读时，从以下详细描述最好地理解本专利技术的各方面。应注意，根据行业中的标准实践，各种特征未按比例绘制。此外，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。图1A为对应于制作根据本专利技术的至少一个实施例的半导体装置中的阶段的中间结构的横截面；图1B为根据本专利技术的至少一个实施例的图1A的横截面的一部分的放大视图；图1C为根据本专利技术的至少一个实施例的图1A到图1B(其中图1A为沿图1C中的截面线IA-IA截得的横截面)的半导体装置的平面视图；图2A为对应于制作根据本专利技术的至少一个实施例的半导体装置中的阶段的中间结构的横截面；图2B为根据本专利技术的至少一个实施例的图2A的一部分的横截面的一部分的放大视图；图2C为根据本专利技术的至少一个实施例的图2A到图2B(其中图2A为沿图2C中的截面线IIA-IIA截得的横截面)的半导体装置的平面视图；图3A到图3F为根据本专利技术的至少一个实施例的各个阶段处的半导体装置的互连层的横截面；图4为根据本专利技术的至少一个实施例的制作半导体装置的互连层的方法的流程图；图5为根据本专利技术的至少一个实施例的制作半导体装置的互连层的方法的流程图。具体实施方式以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件以及布置的具体实例以简化本公开内容。当然，这些组件和布置仅为实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外，本专利技术可以在各种实例中重复参考标号和/或字母。此重复是出于简单性和清晰性的目的，且本身并不指定所论述的各种实施例和/或配置之间的关系。此外，为易于描述，空间相对术语(例如“在…下方”、“在…以下”、“低于”、“在…上方”、“上部”及类似者)可用于本文中以描述如图式中所说明的一个元件或特征与其它或构件的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相关描述词同样可以相应地进行解释。术语“掩模”、“光刻掩模”、光掩模以及光罩用于指同一项目。本专利技术涉及使用金属线路形成技术以控制给定互连层的线路片段的各种厚度(在垂直/堆叠方向上)，以便降低所选区域中的介电击穿的风险。更确切地说，在半导体装置的区域包含在垂直/堆叠方向上与未电连接到导电结构的一个或大于一个覆盖和/或下层金属线路片段分离的传导结构的情况下，本专利技术大体上涉及使用金属线路形成技术以用多个对应地较薄以及更较的线段更换给定的较粗以及较宽的线路片段，以便增大垂直分离距离以及从而降低介电击穿的风险。图1A为对应于制作根据本专利技术的至少一个实施例的半导体装置中的阶段的中间结构100的横截面。图1B为根据本专利技术的至少一个实施例的图1A的横截面的部分148的放大视图。部分148的组件的描绘中的间断通过锯齿状形状150表示。图1C为根据本专利技术的至少一个实施例的图1A到图1B(其中图1A为沿截面线IA-IA截得的横截面)的半导体装置的平面视图。中间结构100的组件的描绘中的间断通过锯齿状形状152、154以及156表示。参照图1A，中间结构100布置为结构堆叠，所述结构堆叠包含：“第一楼板”结构1F；“第二楼板”结构2F，形成于第一楼板结构1F上；以及互连层128，形成于第二楼板结构2F上。在一些实施例中，中间结构100形成于衬底(图式中未绘示)上。在一些实施例中，所述衬底为半导体。在一些实施例中，半导体衬底为硅、锗化硅或砷化镓。在一些实施例中，衬底为绝缘层上有硅(silicononinsulator；SOI)结构或绝缘层上有锗(germaniumoninsulator；GeOI)结构。第一楼板结构1F包含：以浅沟槽隔离(shallowtrenchisolation；STI)区域102为界的相对轻掺杂半导体区域108；以及形成于浅沟槽隔离区域102以及区域108上的第一层间介电结构(ILD0)104。相对重掺杂源极/漏极区域106A以及106B形成于区域108内且在其上方延伸(到ILD0104中)。表示栅极110B的导电插塞形成于区域108上(且在ILD0104中)且在源极/漏极区域106A与106B之间。区域108、源极/漏极区域106A以及106B与栅极110B一起形成晶体管。源极/漏极区域106A以及106B为第一组件的实例。如本文中所使用，第一组件为其中组件的至少大部分位于ILD结构外部的一者。在一些实施例中，晶体管为MOSFET。在一些实施例中，晶体管为n型MOSFET(nMOSFET)，所述晶体管的源极/漏极区域106A以及106B用一种或大于一种n型掺杂剂进行相对重掺杂且区域108用一种或大于一种n型掺杂剂进行相对轻掺杂，使得在源极/漏极区域106A与106B之间的区域108的部分中诱发n型沟道。在一些实施例中，晶体管为p型MOSFET(或pMOSFET)，所述晶体管的源极/漏极区域106A以及106B用一种或大于一种p型掺杂剂进行相对重掺杂且区域108用一种或大于一种p型掺杂剂进行相对轻掺杂，使得在源极/漏极区域106A与106B之间的区域108的部分中诱发p型沟道。在一些实施例中，栅极110B为金属栅极。在一些实施例中，源极/漏极区域106A以及106B为相对重掺杂外延生长硅。第一楼板结构1F进一步包含：导电插塞110A，位于ILD0104中且部分在与栅极110B相对的源极/汲极区域106A的一侧上的区域108上；以及导电插塞110C，位于ILD0104中且部分在与栅极110B相对的源极/汲极区域106B的一侧上的区域108上。第一楼板结构1F又进一步包含：硬掩模112，位于ILD0104中且形成于栅极110B上；导电插塞114A以及导电插塞114B，位于ILD0104中且对应地形成于导电源极/漏极区域106A以及导电源极/漏极区域106B上；以及导电插塞116A以及导电插塞116B，位于ILD0104中且对应地形成于导电插塞110A以及导电插塞11本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：层间介电结构，包含：第一接触件，延伸穿过所述层间介电结构，电连接到对应第一组件，所述第一组件位于所述层间介电结构下面的楼板结构中；至少一个第二组件，所述至少一个第二组件位于所述层间介电结构内以及与所述层间介电结构的表面在垂直于所述层间介电结构的平面的方向上间隔一定距离，所述距离小于所述层间介电结构的厚度；以及第二接触件，直接接触所述至少一个第二组件的对应第一区域；以及互连层，在所述层间介电结构上，包含：第一金属化片段，直接接触所述第一接触件中的对应者；以及第二金属化片段，位于所述至少一个第二组件的第二区域上方，所述第二金属化片段的宽度小于所述第一金属化片段的宽度。

【技术特征摘要】
2016.07.01 US 62/357,472;2016.09.02 US 15/255,3941.一种半导体装置，其特征在于，包括：层间介电结构，包含：第一接触件，延伸穿过所述层间介电结构，电连接到对应第一组件，所述第一组件位于所述层间介电结构下面的楼板结构中；至少一个第二组件，所述至少一个第二组件...

【专利技术属性】
技术研发人员：王青杉，李顺益，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71