控制电路、控制方法以及半导体存储器技术

本公开实施例提供了一种控制电路、控制方法以及半导体存储器，该控制电路包括时序控制模块和命令控制模块，且时序控制模块的输出端与命令控制模块的输入端连接；时序控制模块，用于接收第一时钟信号，根据第一时钟信号进行计数，生成错误检查与清除ECS标识信号，并将ECS标识信号发送给命令控制模块；其中，在计数值满足预设条件时，使ECS标识信号处于有效状态；命令控制模块，用于接收ECS标识信号，以及在ECS标识信号处于有效状态时，获取刷新命令信号，并根据刷新命令信号产生ECS命令信号。这样，根据时序控制模块来规划ECS操作的间隔时间，可以准确地产生ECS命令信号，进而能够确保24小时完成所有的错误检查与清除。24小时完成所有的错误检查与清除。24小时完成所有的错误检查与清除。

【技术实现步骤摘要】
控制电路、控制方法以及半导体存储器


[0001]本公开涉及集成电路
，尤其涉及一种控制电路、控制方法以及半导体存储器。

技术介绍

[0002]随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率（Double Data Rate，DDR）传输的存储器等器件。
[0003]以动态随机存取存储器（Dynamic Random Access Memory，DRAM）为例，需要在至少每24小时对DRAM进行一次完整的错误检查与清除（Error Check and Scrub，ECS）。ECS包括自动和手动两种操作模式。其中，手动ECS操作需要多用途命令（Multi
‑
Purpose Command，MPC），自动ECS操作没有MPC命令，但是需要借助刷新（Refresh）命令和自刷新（Self
‑
Refresh）命令来产生ECS命令，以便检测错误的信息并同时执行内部读写检错和修复。然而，对于自动ECS操作来说，Self
‑
Refresh命令缺少外部时钟，导致无法通过Refresh和Self
‑
Refresh等刷新命令进行准确计数，使得ECS命令的产生可能出现错误，影响了存储器的性能。

技术实现思路

[0004]本公开实施例提供了一种控制电路、控制方法以及半导体存储器。
[0005]第一方面，本公开实施例提供了一种控制电路，该控制电路包括时序控制模块和命令控制模块，且时序控制模块的输出端与命令控制模块的输入端连接，其中：时序控制模块，用于接收第一时钟信号，根据第一时钟信号进行计数，生成错误检查与清除ECS标识信号，并将ECS标识信号发送给命令控制模块；其中，在计数值满足预设条件时，使ECS标识信号处于有效状态；命令控制模块，用于接收ECS标识信号，以及在ECS标识信号处于有效状态时，获取刷新命令信号，并根据刷新命令信号产生ECS命令信号。
[0006]在一些实施例中，时序控制模块，还用于在ECS标识信号处于有效状态时，停止计数；命令控制模块，还用于在根据刷新命令信号产生ECS命令信号之后生成复位信号，将复位信号发送给时序控制模块，响应于复位信号，时序控制模块重新开始计数并且控制ECS标识信号处于无效状态。
[0007]在一些实施例中，命令控制模块，还用于在ECS标识信号处于无效状态时，将所接收到的刷新命令信号输出为内部刷新信号。
[0008]在一些实施例中，时序控制模块包括计数模块和译码模块，且计数模块的输出端与译码模块的输入端连接，其中：计数模块，用于接收第一时钟信号，根据第一时钟信号进行计数，生成计数信号，
计数信号用于表征计数值；译码模块，用于接收计数信号，对计数信号进行译码处理，得到目标计数信号；其中，在计数值满足预设条件时，使目标计数信号处于有效状态。
[0009]在一些实施例中，计数模块包括异步二进制计数器，其中：异步二进制计数器包括若干个依次级联的触发器，每一级触发器的输入端与其自身的第二输出端连接，且每一级触发器的第二输出端与下一级触发器的时钟端连接，第一级触发器的时钟端与第一时钟信号连接。
[0010]在一些实施例中，计数模块包括同步二进制计数器，其中：同步二进制计数器包括若干个依次级联的触发器，且若干个触发器的时钟端均与第一时钟信号连接。
[0011]在一些实施例中，时序控制模块还包括锁存模块，且锁存模块与译码模块的输出端连接，其中：锁存模块，用于接收目标计数信号，以及在目标计数信号处于有效状态时，对目标计数信号进行锁存处理，生成处于有效状态的ECS标识信号。
[0012]在一些实施例中，时序控制模块还包括自动脉冲模块和锁存模块，且自动脉冲模块的输入端与译码模块的输出端连接，自动脉冲模块的输出端与锁存模块的置位端连接，其中：自动脉冲模块，用于根据目标计数信号生成置位信号；其中，在目标计数信号处于有效状态时，使置位信号处于有效状态；锁存模块，用于接收置位信号，以及在置位信号处于有效状态时，根据置位信号生成处于有效状态的ECS标识信号。
[0013]在一些实施例中，自动脉冲模块包括延迟反相模块和第一与门，且第一与门的第一输入端和延迟反相模块的输入端均与译码模块的输出端连接，第一与门的第二输入端与延迟反相模块的输出端连接，第一与门的输出端作为自动脉冲模块的输出端与锁存模块的置位端连接，其中：延迟反相模块，用于对目标计数信号进行延迟及反相处理，得到目标计数反相信号；第一与门，用于对目标计数反相信号和目标计数信号进行与逻辑运算，得到置位信号。
[0014]在一些实施例中，命令控制模块包括采样模块、第一延迟模块和逻辑处理模块，其中：采样模块，用于接收刷新命令信号和ECS标识信号，根据刷新命令信号对ECS标识信号进行采样处理，得到采样信号；第一延迟模块，用于对刷新命令信号进行延迟处理，得到延迟刷新信号；逻辑处理模块，用于对采样信号和延迟刷新信号进行逻辑运算，在采样信号处于有效状态时，选择输出用于执行ECS操作的ECS命令信号；以及在采样信号处于无效状态时，选择输出用于执行刷新操作的内部刷新信号；其中，在ECS标识信号处于有效状态时，使采样信号处于有效状态；在ECS标识信号处于无效状态时，使采样信号处于无效状态。
[0015]在一些实施例中，逻辑处理模块包括第一逻辑模块和第二逻辑模块，其中：第一逻辑模块，用于在采样信号处于有效状态时，对采样信号和延迟刷新信号进行第一逻辑运算，输出ECS命令信号；第二逻辑模块，用于在采样信号处于无效状态时，对采样信号和延迟刷新信号进
行第二逻辑运算，输出内部刷新信号。
[0016]在一些实施例中，第一逻辑模块包括第一与非门和第一非门，且第一与非门的第一输入端与采样模块的输出端连接，第一与非门的第二输入端与第一延迟模块的输出端连接，第一与非门的输出端与第一非门的输入端连接，其中：第一与非门，用于在采样信号处于有效状态时，对采样信号和延迟刷新信号进行与非逻辑运算，得到第一中间信号；第一非门，用于对第一中间信号进行非逻辑运算，得到ECS命令信号。
[0017]在一些实施例中，第二逻辑模块包括第二与非门、第二非门和第三非门，且第二与非门的第一输入端与第二非门的输出端连接，第二与非门的第二输入端与第一延迟模块的输出端连接，第二与非门的输出端与第三非门的输入端连接，其中：第二非门，用于在采样信号处于无效状态时，对采样信号进行非逻辑运算，得到第二中间信号；第二与非门，用于对第二中间信号和延迟刷新信号进行与非逻辑运算，得到第三中间信号；第三非门，用于对第三中间信号进行非逻辑运算，得到内部刷新信号。
[0018]在一些实施例中，第一延迟模块的延迟时间大于采样模块与第二非门的延迟时间之和。
[0019]在一些实施例中，命令控制模块还包括第二延迟模块，其中：第二延迟模块，用于对ECS命令信号进行延迟处理，生成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制电路，其特征在于，包括时序控制模块和命令控制模块，且所述时序控制模块的输出端与所述命令控制模块的输入端连接，其中：所述时序控制模块，用于接收第一时钟信号，根据所述第一时钟信号进行计数，生成错误检查与清除ECS标识信号，并将所述ECS标识信号发送给所述命令控制模块；其中，在计数值满足预设条件时，使所述ECS标识信号处于有效状态；所述命令控制模块，用于接收所述ECS标识信号，以及在所述ECS标识信号处于有效状态时，获取刷新命令信号，并根据所述刷新命令信号产生ECS命令信号。2.根据权利要求1所述的控制电路，其特征在于，所述时序控制模块，还用于在所述ECS标识信号处于有效状态时，停止所述计数；所述命令控制模块，还用于在根据所述刷新命令信号产生ECS命令信号之后生成复位信号，将所述复位信号发送给所述时序控制模块，响应于所述复位信号，所述时序控制模块重新开始计数并且控制所述ECS标识信号处于无效状态。3.根据权利要求2所述的控制电路，其特征在于，所述命令控制模块，还用于在所述ECS标识信号处于无效状态时，将所接收到的刷新命令信号输出为内部刷新信号。4.根据权利要求2所述的控制电路，其特征在于，所述时序控制模块包括计数模块和译码模块，且所述计数模块的输出端与所述译码模块的输入端连接，其中：所述计数模块，用于接收所述第一时钟信号，根据所述第一时钟信号进行计数，生成计数信号，所述计数信号用于表征计数值；所述译码模块，用于接收所述计数信号，对所述计数信号进行译码处理，得到目标计数信号；其中，在所述计数值满足预设条件时，使所述目标计数信号处于有效状态。5.根据权利要求4所述的控制电路，其特征在于，所述计数模块包括异步二进制计数器，其中：所述异步二进制计数器包括若干个依次级联的触发器，每一级所述触发器的输入端与其自身的第二输出端连接，且每一级所述触发器的第二输出端与下一级所述触发器的时钟端连接，第一级所述触发器的时钟端与所述第一时钟信号连接。6.根据权利要求4所述的控制电路，其特征在于，所述计数模块包括同步二进制计数器，其中：所述同步二进制计数器包括若干个依次级联的触发器，且若干个所述触发器的时钟端均与所述第一时钟信号连接。7.根据权利要求4所述的控制电路，其特征在于，所述时序控制模块还包括锁存模块，且所述锁存模块与所述译码模块的输出端连接，其中：所述锁存模块，用于接收所述目标计数信号，以及在所述目标计数信号处于有效状态时，对所述目标计数信号进行锁存处理，生成处于有效状态的所述ECS标识信号。8.根据权利要求4所述的控制电路，其特征在于，所述时序控制模块还包括自动脉冲模块和锁存模块，且所述自动脉冲模块的输入端与所述译码模块的输出端连接，所述自动脉冲模块的输出端与所述锁存模块的置位端连接，其中：所述自动脉冲模块，用于根据所述目标计数信号生成置位信号；其中，在所述目标计数信号处于有效状态时，使所述置位信号处于有效状态；
所述锁存模块，用于接收所述置位信号，以及在所述置位信号处于有效状态时，根据所述置位信号生成处于有效状态的所述ECS标识信号。9.根据权利要求8所述的控制电路，其特征在于，所述自动脉冲模块包括延迟反相模块和第一与门，且所述第一与门的第一输入端和所述延迟反相模块的输入端均与所述译码模块的输出端连接，所述第一与门的第二输入端与所述延迟反相模块的输出端连接，所述第一与门的输出端作为所述自动脉冲模块的输出端与所述锁存模块的置位端连接，其中：所述延迟反相模块，用于对所述目标计数信号进行延迟及反相处理，得到目标计数反相信号；所述第一与门，用于对所述目标计数反相信号和所述目标计数信号进行与逻辑运算，得到所述置位信号。10.根据权利要求2所述的控制电路，其特征在于，所述命令控制模块包括采样模块、第一延迟模块和逻辑处理模块，其中：所述采样模块，用于接收所述刷新命令信号和所述ECS标识信号，根据所述刷新命令信号对所述ECS标识信号进行采样处理，得到采样信...

【专利技术属性】
技术研发人员：黄泽群，孙凯，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：