半导体器件制造技术

本发明专利技术公开了一种半导体器件。半导体器件包括一对布置在衬底上的线路图案。接触插塞布置在所述一对线路图案之间，并且空气间隙布置在所述接触插塞与所述线路图案之间。接合焊盘从所述接触插塞的顶端延伸以覆盖所述空气间隙的第一部分，并且绝缘层布置在所述空气间隙未被所述接合焊盘覆盖的第二部分上。

semiconductor device

The invention discloses a semiconductor device. A semiconductor device consists of a pair of line patterns arranged on a substrate. The contact plug is arranged between the lines of the pair of lines, and the air gap is arranged between the contact plug and the pattern of the line. The bonding pad extends from the top end of the contact plug to cover the first part of the air gap, and the insulation layer is arranged on the second part which is not covered by the bonding pad.

【技术实现步骤摘要】
半导体器件本申请是基于2013年5月3日提交的、申请号为201310159593.1、专利技术创造名称为“半导体器件及其制造方法”的中国专利申请的分案申请。相关申请的交叉引用本申请要求于2012年5月3日提交的韩国专利申请第10-2012-0047003号的优先权，其全部内容通过引用并入本文。
本专利技术构思涉及半导体器件及其制造方法，更具体地涉及具有空气间隙的半导体器件及其制造方法。
技术介绍
半导体器件因为其尺寸小、功能多和/或制造成本低而被广泛地用在电子工业中。半导体器件可以归类为存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件以及具有半导体存储器件的功能和半导体逻辑器件的功能的混合半导体器件中的任何一种。通常，半导体器件可以包括垂直堆叠的图案以及用于使各图案彼此电连接的接触插塞。随着半导体器件被高度地集成，各图案之间的间隔和/或图案与接触插塞之间的间隔越来越小。因此，各图案之间的寄生电容和/或图案与接触插塞之间的寄生电容增加。寄生电容可能引起半导体器件性能的退化，诸如操作速度的降低。
技术实现思路
本专利技术构思的实施例可以提供能够减小寄生电容的半导体器件及其制造方法。本专利技术构思的实施例还可以提供高度集成的半导体器件及其制造方法。在一个方面，一种半导体器件可以包括：一对线路图案，其布置在衬底上；接触插塞，其布置在所述一对线路图案之间；空气间隙，其布置在所述接触插塞与所述线路图案之间；接合焊盘，其从所述接触插塞的顶端延伸以覆盖所述空气间隙的第一部分；以及绝缘层，其布置在所述空气间隙的未被所述接合焊盘覆盖的第二部分上。在一些实施例中，所述空气间隙被所述接合焊盘覆盖的第一部分的高度可以大于所述空气间隙未被所述接合焊盘覆盖的第二部分的高度。在另一些实施例中，所述半导体器件还可以包括：第一保护隔离物，其布置在所述线路图案与所述接触插塞之间；以及第二保护隔离物，其布置在所述接触插塞与所述第一保护隔离物之间。所述空气间隙可以布置在所述第一保护隔离物与所述第二保护隔离物之间。在另一些实施例中，所述空气间隙在平面图中可以具有围绕所述接触插塞的闭环形状。在另一些实施例中，布置在所述接触插塞与每个所述线路图案之间的空气间隙可以沿着所述线路图案的纵向方向延伸。在另一些实施例中，所述半导体器件还可以包括：一对绝缘围栏，其布置在所述一对线路图案之间。所述接触插塞可以布置在所述一对线路图案之间以及布置在所述一对绝缘围栏之间；并且所述接触插塞的底部表面在平面图中可具有四边形。在另一个方面，一种半导体器件可以包括：一对线路图案，其布置在衬底上；接触插塞，其布置在所述一对线路图案之间；以及隔离物结构，其布置在所述接触插塞与每个所述线路图案之间。这里，所述隔离物结构可以包括：第一保护隔离物，其与每个所述线路图案相邻；第二保护隔离物，其与所述接触插塞的侧壁相邻；以及空气间隙，其布置在所述第一保护隔离物与所述第二保护隔离物之间。在又一个方面，一种半导体器件可以包括：一对线路图案，其布置在衬底上；接触插塞，其布置在所述一对线路图案之间；空气间隙，其布置在所述接触插塞的下部与每个所述线路图案之间；以及封盖隔离物，其布置在所述空气间隙之上并且布置在所述接触插塞的上部与每个所述线路图案之间。这里，所述接触插塞的下部可以包括第一导电材料；并且所述接触插塞的上部可以包括与所述第一导电材料不同的第二导电材料。在一些实施例中，一对空气间隙可以分别布置在所述一对线路图案与所述接触插塞的下部的两侧侧壁之间，并且所述一对空气间隙可以彼此隔离。所述空气间隙在平面图中可以具有在所述一对线路图案的纵向方向上延伸的线形。所述接触插塞可以在所述一对线路图案之间设置多个，并且所述空气间隙可以分别布置在每个所述接触插塞与每个所述线路图案之间。在此情况下，所述半导体器件还可以包括：绝缘围栏，其分别布置在所述接触插塞之间。在另一些实施例中，在所述一对线路图案中的一个与彼此相邻的所述接触插塞之间分别布置的所述空气间隙的至少上部可以彼此隔开。在另一些实施例中，在该一个线路图案与彼此相邻的所述接触插塞之间分别布置的所述空气间隙的下部可以在所述绝缘围栏之下沿着该一个线路图案的纵向方向延伸，以便彼此连接。在另一些实施例中，在所述绝缘围栏的中心之下布置的空气间隙的高度可以小于在所述绝缘围栏的边缘之下布置的空气间隙的高度。在另一些实施例中，在该一个线路图案与彼此相邻的所述接触插塞之间分别布置的所述空气间隙可以通过所述绝缘围栏彼此完全隔开。在另一些实施例中，所述封盖隔离物可以包括具有第一密度的第一子隔离物以及具有比所述第一密度大的第二密度的第二子隔离物。在再一个方面，一种制造半导体器件的方法可以包括步骤：在衬底上形成一对线路图案；在所述一对线路图案之间形成接触孔并且在所述接触孔与每个所述线路图案之间分别形成牺牲隔离物；在所述接触孔中形成接触插塞；以及去除所述牺牲隔离物以形成空气间隙。此时，形成所述接触孔的步骤可以包括：在所述一对线路图案之间形成填充线图案；形成封盖掩模图案，其定义了与所述一对线路图案和所述填充线图案交叉的线型开口；去除所述填充线图案通过所述线型开口暴露的部分，以在每个所述封盖掩模图案之下形成围栏凹面区域和填充柱图案；形成分别填充所述围栏凹面区域的绝缘围栏；以及去除所述封盖掩模图案和所述填充柱图案。附图说明考虑附图和随后的详细描述将使本专利技术构思更加清楚。图1A是示出根据本专利技术构思的一些实施例的半导体器件的平面图。图1B是沿着图1A的线Ⅰ-Ⅰ'截取的剖面图。图1C是沿着图1A的线Ⅱ-Ⅱ'截取的剖面图。图1D是沿着图1A的线Ⅲ-Ⅲ'截取的剖面图。图1E是沿着图1A的线Ⅳ-Ⅳ'截取的剖面图。图1F是图1A示出的包括空气间隙的隔离物结构的放大图。图2是示出根据本专利技术构思的一些实施例的半导体器件的变型示例的剖面图。图3A是示出根据本专利技术构思的实施例半导体器件的数据存储部的一个示例的剖面图。图3B是示出根据本专利技术构思的实施例半导体器件的数据存储部的另一个示例的剖面图。图4A至图13A是示出制造根据本专利技术构思的一些实施例的半导体器件的方法的平面图。图4B至图13B是分别沿着图4A至图13A的线Ⅰ-Ⅰ'截取的剖面图。图4C至图9C是分别沿着图4A至图9A的线Ⅱ-Ⅱ'截取的剖面图。图10C至图13C是分别沿着图10A至图13A的线Ⅲ-Ⅲ'截取的剖面图。图14至图18是示出制造根据本专利技术构思的一些实施例的半导体器件的方法的变型示例的剖面图。图19是示出根据本专利技术构思的另一些实施例的半导体器件的剖面图。图20至图24是示出制造根据本专利技术构思的另一些实施例的半导体器件的方法的剖面图。图25A是示出根据本专利技术构思的又一些实施例的半导体器件的平面图。图25B是沿着图25A的线Ⅴ-Ⅴ'截取的剖面图。图25C是沿着图25A的线Ⅵ-Ⅵ'截取的剖面图。图25D是图25A示出的包括空气间隙的隔离物结构的放大图。图26A至图30A是示出制造根据本专利技术构思的又一些实施例的半导体器件的方法的平面图。图26B至图30B是分别沿着图26A至图30A的线Ⅴ-Ⅴ'截取的剖面图。图26C至图30C是分别沿着图26A至图30A的线Ⅵ-Ⅵ'截取的剖面图。图31A是示出根据本专利技术构思的再一些实施例的半导体器件的平面图。图本文档来自技高网...

【技术保护点】
一种半导体器件，包括：位线；第一接触插塞，其布置在所述位线的第一侧上；第二接触插塞，其布置在所述位线的第二侧上；第一气隙，其布置在所述第一接触插塞和所述位线之间；第二气隙，其布置在所述第二接触插塞和所述位线之间；第一接合焊盘，其布置在所述第一接触插塞上并从所述第一接触插塞的顶端延伸以覆盖第一气隙；以及绝缘层，其布置在不被第一接合焊盘覆盖的第二气隙上。

【技术特征摘要】
2012.05.03 KR 10-2012-00470031.一种半导体器件，包括：位线；第一接触插塞，其布置在所述位线的第一侧上；第二接触插塞，其布置在所述位线的第二侧上；第一气隙，其布置在所述第一接触插塞和所述位线之间；第二气隙，其布置在所述第二接触插塞和所述位线之间；第一接合焊盘，其布置在所述第一接触插塞上并从所述第一接触插塞的顶端延伸以覆盖第一气隙；以及绝缘层，其布置在不被第一接合焊盘覆盖的第二气隙上。2.根据权利要求1所述的半导体器件，还包括布置在所述位线上的硬掩模图案。3.根据权利要求2所述的半导体器件，其中，所述第一接合焊盘覆盖所述硬掩模图案的顶表面的至少一部分。4.根据权利要求2所述的半导体器件，其中，所述绝缘层接触所述第二气隙和所述硬掩模图案。5.根据权利要求1所述的半导体器件，其中，所述第一气隙的一端布置在所述第一接合焊盘的底表面与所述绝缘层的底表面之间。6.根据权利要求1所述的半导体器件，其中，所述第二气隙的一端布置在所述绝缘层的底表面与所述位线的顶表面之间。7.根据权利要求1所述的半导体器件，其中，所述第一气隙和所述第二气隙两者均具有在平面图上沿每条位线的侧壁延伸的线形。8.一种半导体器件，包括：布置在衬底上的第一线路图案和第二线路图案；接触插塞，其布置在所述第一线路图案与第二线路图案之间；第一气隙，其布置在所述接触插塞与所述第一线路图案之间；第二气隙，其布置在所述接触插塞与所述第二线路图案之间；接合焊盘，其从所述接触插塞的顶端延伸以覆盖所述第一气隙；以及绝缘层，其布置在气隙的不被第一接合焊盘覆盖的第二部分上，其中，所述第一气隙和所述第二气隙在所述第一线路图案和第二线路图案的纵向方向上延伸。9.根据权利要求8所述的半导体器件，其中，由所述接合焊盘覆盖的所述第一气隙的高度大于不被所述接合焊盘覆盖的所述第二气隙的高度。10.根据权利要求8所述的半导体器件，还包括：第一保护隔离物，其布置在所述第一线路图案与所述接触插塞之间；第二保护隔离物，其布置在所述接触插塞与所述第一保护隔离物之间；第三保护隔离物，其布置在所述第二线路图案与所述接触插塞之间；以及第四保护隔离物，其布置在所述接触插塞与所述第三保护隔离物之间，其中，所述第一气隙布置在所述第一保护隔离物与所述第二保护隔离物之间，并且其中，所述第二气隙布置在所述第三保护隔离物和所述第四保护隔离物之间。11.根据权利要求10...

【专利技术属性】
技术研发人员：崔炳德，徐廷宇，韩相然，郑铉雨，金弘来，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR