整合扇出型封装及其制造方法技术

一种整合扇出型封装，其包括芯片模块、第二集成电路、第二绝缘包封体以及重布线路结构。芯片模块包括第一绝缘包封体以及嵌于第一绝缘包封体中的至少一第一集成电路，第一集成电路包括第一表面以及分布于第一表面上的多个第一导电端子。第二集成电路包括第二表面以及分布于第二表面上的多个第二导电端子。芯片模块与第二集成电路嵌于第二绝缘包封体中。第一导电端子以及第二导电端子藉由第一绝缘包封体以及第二绝缘包封体而暴露。重布线路结构覆盖第一表面、第二表面、第一绝缘包封体以及第二绝缘包封体。重布线路结构与第一导电端子以及第二导电端子电性连接。此外，整合扇出型封装的制造方法亦被提出。

Integrated fan out package and its manufacturing method

An integrated fan out package, which includes a chip module, a second integrated circuit, a second insulated packet seal, and a heavy cloth line structure. The chip module comprises a first insulating envelope and at least one first integrated circuit embedded in the first insulating envelope, and the first integrated circuit comprises a first surface and a plurality of first conductive terminals distributed on the first surface. The second integrated circuit consists of a second surface and a plurality of second conductive terminals on the second surface. The chip module and the second integrated circuit are embedded in the second insulated packet seal. The first conductive terminal and the second conductive terminal are exposed by the first insulating envelope and the second insulating envelope. The heavy cloth line structure covers the first surface, the second surface, the first insulating envelope and the second insulating envelope. The heavy cloth line structure is electrically connected with the first conductive terminal and the second conductive terminal. In addition, the manufacturing method of integrated fan out package is also proposed.

【技术实现步骤摘要】
整合扇出型封装及其制造方法
本专利技术的实施例涉及一种半导体组件及其制造方法，尤其涉及一种整合扇出型封装及其制造方法。
技术介绍
由于不同电子组件(例如是晶体管、二极管、电阻、电容等)的积体密度持续地增进，半导体工业经历了快速成长。大部分而言，积体密度的增进是来自于最小特征尺寸(featuresize)上不断地缩减，这允许更多的较小组件整合到一给定区域内。较小的电子组件会需要面积比以往的封装更小的较小封装。半导体组件的其中一部分较小型式的封装包括有四面扁平封装(quadflatpackages，QFPs)、接脚栅格数组(pingridarray，PGA)封装、球栅数组(ballgridarray，BGA)封装等等。目前，整合扇出型封装由于其密实度(compactness)而趋于热门。在包含有多个被封装胶体所包覆的芯片的整合扇出型封装中，芯片与制作于封装胶体上的重布线路结构之间的电连接的信赖性会因为芯片的厚度差异而恶化。如何增加整合扇出型封装的制造良率为研发人员高度关注的议题。
技术实现思路
本专利技术的实施例提供一种整合扇出型封装，其包括芯片模块、第二集成电路、第二绝缘包封体以及重布线路结构。芯片模块包括第一绝缘包封体以及至少一嵌于第一绝缘包封体中的第一集成电路。第一集成电路包括第一表面以及分布于第一表面上的多个第一导电端子。第二集成电路包括第二表面以及分布于第二表面上的多个第二导电端子。芯片模块与第二集成电路嵌于第二绝缘包封体中。第一导电端子以及第二导电端子藉由第一绝缘包封体以及第二绝缘包封体而暴露。重布线路结构覆盖第一表面、第二表面、第一绝缘包封体以及第二绝缘包封体。重布线路结构与第一导电端子以及第二导电端子电性连接。附图说明图1A至图1E为依照一些实施例所绘示的芯片模块的一种制造流程；图2A至图2E为依照一些实施例所绘示的芯片模块的另一种制造流程；图3A至图3E为依照一些实施例所绘示的芯片模块的又一种制造流程；图4至图10为依照一些实施例所绘示的一种整合扇出型封装的制造流程剖视图；图11至图13为依照不同实施例所绘示的不同整合扇出型封装的剖视图。附图标记：100、100B、100C：芯片模块100A、100D、100E：多芯片模块110：第一集成电路112：第一表面114：第一导电端子120a、120b、120a'、120b”：绝缘材料120c、120c'、120c”：第一绝缘包封体130：介电材料130a、130a'：第一介电层200：第二集成电路202：第二表面204：第二导电端子210、210'：第二介电层220：绝缘材料220a：第二绝缘包封体230：重布线路结构240：导电球或凸块250：无源组件C：载板DB：剥离层CV：凹槽H：固定架P1、P2、P2'、P2”：预成形结构TP：膜片TH：第一贯孔TH'：第二贯孔SUB：衬底AD：黏着层具体实施方式以下
技术实现思路
提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及设置的具体实例是为了以简化的方式传达本专利技术为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本专利技术在各种实例中可使用相同的组件符号和/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或设置本身之间的关系。另外，为了易于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所显示的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。图1A至图1E为依照一些实施例所绘示的芯片模块的一种制造流程。请参照图1A，提供多个第一集成电路110，并且透过位于第一集成电路110与衬底SUB之间的黏着层AD将第一集成电路110设置于衬底SUB上。在一些实施例中，衬底SUB例如是玻璃衬底，黏着层AD例如是形成于玻璃衬底上的光热转换(light-to-heatconversion,LTHC)释放层。然而，前述黏着层AD与衬底SUB的材质仅为举例之用，本揭露不以此为限。如图1A所示，在一些实施例中，各个第一集成电路110分别包括一第一表面112以及分布于第一表面112上的多个第一导电端子114。第一表面112为第一集成电路110的有源表面。第一集成电路110以覆晶方式覆于黏着层AD上以使第一表面112面对衬底SUB。第一集成电路110的第一表面112与黏着层AD接触，且第一集成电路110的第一导电端子114嵌于黏着层AD之中。在一些实施例中，第一导电端子114例如为导电柱体(conductivepillars)、导电凸块(conductivebumps)或导电通孔(conductivevias)。举例而言，第一导电端子114例如为电镀所形成的铜柱体、铜凸块或铜通孔。在第一集成电路110以覆晶方式覆于黏着层AD上之后，各个第一集成电路110的第一表面112为共平面。在一些实施例中，第一集成电路110例如是由不同的制造商所制造并且具有不同的厚度。即使第一集成电路110是由同一制造商所制造，不同批次的第一集成电路110仍然会有厚度误差。为了使第一集成电路110的厚度误差或厚度差异最小化，需要进行如图1B至图1E所绘示的厚度均一化工艺(thicknesslevelingprocess)。请参照图1B，于黏着层AD上形成包覆第一集成电路110的一绝缘材料120a以形成一预成形(pre-molded)结构P1。第一集成电路110位于绝缘材料120a与黏着层AD。在一些实施例中，绝缘材料120a例如是模制工艺(moldingprocess)所形成的封装胶体。绝缘材料120a包覆住第一集成电路110的背面以及侧壁。换言之，第一集成电路110可被绝缘材料120a以及黏着层AD所保护。在一些实施例中，前述的绝缘材料120a例如为环氧化合物或其他合适的树脂。如图1B所示，预成形结构P1包括绝缘材料120a(例如前述的封装胶体)以及嵌于绝缘材料120a中的第一集成电路110。请参照1C，在形成绝缘材料120a(例如前述的封装胶体)之后，接着进行一研磨工艺以减少预成形结构P1的厚度。在一些实施例中，如图1C所示，绝缘材料120a以及第一集成电路110会被研磨直到第一集成电路110的背面被暴露为止。在进行研磨工艺之后，经研磨的各个第一集成电路110具有实质上相同的厚度，而绝缘材料120a被研磨以形成一绝缘材料120b，且经研磨的各个第一集成电路110会被绝缘材料120b所包覆。在一些实施例中，绝缘材料120a例如是透过机械研磨工艺(mechanicalgrindingprocess)及/或化学机械研磨(chemicalmechanicalpolishing,CMP)工艺进行研磨。在研磨工艺进行之后，可形成经研磨的预成形结构P2。本文档来自技高网...

【技术保护点】
一种整合扇出型封装，其特征在于，包括：一芯片模块，包括一第一绝缘包封体以及嵌于所述第一绝缘包封体中的至少一第一集成电路，所述至少一第一集成电路包括一第一表面以及分布于所述第一表面上的多个第一导电端子；一第二集成电路，包括一第二表面以及分布于所述第二表面上的多个第二导电端子；一第二绝缘包封体，所述芯片模块与所述第二集成电路嵌于所述第二绝缘包封体，所述第一导电端子以及所述第二导电端子藉由所述第一绝缘包封体以及所述第二绝缘包封体而暴露；以及一重布线路结构，覆盖所述第一表面、所述第二表面、所述第一绝缘包封体以及所述第二绝缘包封体，所述重布线路结构与所述第一导电端子以及所述第二导电端子电性连接。

【技术特征摘要】
2016.07.12 US 15/207,5121.一种整合扇出型封装，其特征在于，包括：一芯片模块，包括一第一绝缘包封体以及嵌于所述第一绝缘包封体中的至少一第一集成电路，所述至少一第一集成电路包括一第一表面以及分布于所述第一表面上的多个第一导电端子；一第二集成电路，包括一第二表面以及分布于所述第...

【专利技术属性】
技术研发人员：侯皓程，李建勋，余振华，刘重希，郑荣伟，黄炳刚，邱绍玲，王宗鼎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71