The utility model discloses a semiconductor device package structure includes a substrate, passive components, a first chip, second chip and welding line, the first chip size is less than second the size of the chip, the first chip and passive element mounted on the substrate, which is characterized in that: the underlying structure also includes, for providing the first chip and passive element place; second chip installed in the bottom surface of the structure; the first chip and the second chip is connected with the substrate through welding line coupling. Since the first chip and passive element is placed in the bottom structure, which can consolidate the position structure of the first chip and passive element, and the second chip is arranged on the upper surface of the underlying structure, can effectively reduce the probability between the second chip and the first chip or passive element contact and can also reduce the mutual influence between different chips. Thus, the structure stability of the lower components in the system level package is improved.
【技术实现步骤摘要】
一种半导体器件堆叠封装结构
本技术涉及半导体封装
,尤其涉及到一种半导体器件堆叠封装结构。
技术介绍
全球终端电子产品不断朝轻薄短小、多功能、低功耗的发展趋势下,能够整合上述特性的系统级封装(SystemInaPackage,SIP)技术逐渐受到重视。尤其,近几年在行动装置与穿戴装置等轻巧型产品兴起后,SIP需求日益显现。未来随着物联网时代即将来临,多功能整合与低功耗将是重要趋势,SIP也将在封装技术中扮演重要角色。从SIP封装的结构上来看,主要是多种功能芯片的排布和被动元件的兼容及布局。从当前成熟的产品结构来看,芯片和被动元件主要为平铺结构出现,增大了元件的整体尺寸,或者选用被动元件的基板埋入工艺,增加的基板加工周期及成本,且基板的良率比较差。芯片与芯片采用三维堆叠结构,因贴片和焊线的工艺影响,当上层芯片尺寸远大于下层芯片时,无法做芯片堆叠,或则选用一些工艺比较复杂的封装体叠层(packageonpackage,POP)结构,需要做多次塑封,增加了工艺难度及产品的成本。现有技术中,公开号为CN201608174U的中国专利文献公开了一种半导体器件的系统级封装结构,包括被动元件、基板、焊盘、第一芯片、第二芯片和塑封料,其中,第一芯片的尺寸小于第二芯片,第一芯片安装在基板上,并与基板上的焊盘通过第一焊线连接;第一芯片周围有装在基板上的被动元件;第二芯片悬空放置在第一芯片的正上方;第二芯片安装在被动元件上或在高导热材料制成的几何体上,并与基板上的焊盘通过第二焊线连接;塑封料把第一芯片、第二芯片、被动元件、第一焊线和第二焊线包封。但是此结构的半导体封装结构 ...
【技术保护点】
一种半导体器件堆叠封装结构,包括:基板(6)、被动元件(4)、第一芯片(3)、第二芯片(1)和焊线(2),所述第一芯片(3)的尺寸小于所述第二芯片(1)的尺寸,所述第一芯片(3)和所述被动元件(4)安装在所述基板(6)上,其特征在于,还包括:底层结构(5),用于提供所述第一芯片(3)和所述被动元件(4)的放置位;所述第二芯片(1)安装于所述底层结构(5)上表面,所述第一芯片(3)和所述第二芯片(1)分别与所述基板(6)通过所述焊线(2)实现耦合。
【技术特征摘要】
1.一种半导体器件堆叠封装结构,包括:基板(6)、被动元件(4)、第一芯片(3)、第二芯片(1)和焊线(2),所述第一芯片(3)的尺寸小于所述第二芯片(1)的尺寸,所述第一芯片(3)和所述被动元件(4)安装在所述基板(6)上,其特征在于,还包括:底层结构(5),用于提供所述第一芯片(3)和所述被动元件(4)的放置位;所述第二芯片(1)安装于所述底层结构(5)上表面,所述第一芯片(3)和所述第二芯片(1)分别与所述基板(6)通过所述焊线(2)实现耦合。2.根据权利要求1所述的半导体器件堆叠封装结构,其特征在于,还包括:塑封料,包封住所述第一芯片(3)、所述第二芯片(1)、所述被动元件(4)和所述焊线(2)。3.根据权利要求1所述的半导体器件堆叠封装结构,其特征在于,所述底层结构(5)...
【专利技术属性】
技术研发人员:金国庆,
申请(专利权)人:华进半导体封装先导技术研发中心有限公司,
类型:新型
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。