用于非易失性存储器的二极管阵列的制造方法及对应器件技术

本申请涉及用于非易失性存储器的二极管阵列的制造方法及对应器件。二极管阵列包括在第一方向上按列并且在与所述第一方向正交的第二方向上按行设置的二极管矩阵层面。所述二极管包括第一导电类型的阴极区域和第二导电类型的阳极区域，所述阴极区域和阳极区域重叠并且设置在位于半导体衬底的顶部上的绝缘层上。

【技术实现步骤摘要】
用于非易失性存储器的二极管阵列的制造方法及对应器件
本文的各种实施例及它们的实施涉及p-n结二极管，并且更特别地涉及特别在如电阻存储器(RRAM)或相变存储器(PCRAM)的非易失性存储器中使用的二极管选择器阵列。
技术介绍
通常，RRAM和PCRAM型存储器包括存储器层面，存储器层面包括按行和列的矩阵配置的存储器单元，该存储器单元被设计用来存储二进制数据值。行存取通常通过被称作字线的金属迹线发生，列存取通常通过被称作位线的金属迹线发生。控制存取RRAM和PCRAM型存储器的存储器位置可通过包括二极管的选择器阵列来获得，二极管例如可设置在存储器的存储器层面下方。总之，每个存储器单元连接到字线和位线，并且施加到字线和位线的电压的各种配置允许存储器单元中的数据值被读取、被编程或被擦除。每个存储器单元串联连接选择器阵列的二极管，该二极管的正向或反向导通状态或不导通状态，这取决于电压，允许选择给定的存储器单元。
技术实现思路
选择器阵列的二极管通常直接形成在半导体衬底内，这会引入不期望的双极效应。实际上，在二极管的使用中已经观察到多次出现的问题，该二极管的掺杂区域是直接注入到衬底或阱内。这些不期望的双极效应例如是由于与衬底的寄生p-n结，并且通常是在阵列使用期间和上电时发生。期望以简单并且可与非易失性存储器技术兼容的方式来避免与衬底的这些寄生双极效应。另外，在用于制造二极管的通常方法中的某些蚀刻工艺表现出对尺寸减小的约束，例如一方面是由于掩模需要精确对准，并且另一方面是由于所蚀刻结构的外形因子的变化。因此，也期望改进对所述蚀刻工艺的控制。为此，提供一种用于制造二极管阵列的方法，包括：-形成初始结构，包括在半导体衬底的表面上形成绝缘层，以及在绝缘层上形成第一导电类型的第一硅层，然后-在第一硅层上形成缓冲层，-将缓冲层蚀刻成沿着第一方面的带，-形成第二导电类型的第二硅层，-蚀刻第二硅层、缓冲层带和第一硅层直至绝缘层，形成沿着与第一方向正交的第二方向的带，以及-通过在第二硅层中蚀刻并直至缓冲层，去除与缓冲层带相对的沿着第一方向的带，从而形成第二导电类型的硅垫。作为变型，形成初始结构的步骤通过使用全耗尽绝缘体上硅型衬底(对本领域技术人员来说是众所周知的，缩写FDSOI)来代替，全耗尽绝缘体上硅型衬底的半导体膜被掺杂有第一导电类型。第一硅层和/或第二硅层可包括多晶硅。根据一个变型，初始结构是全耗尽绝缘体上硅衬底，该全耗尽绝缘体上硅衬底的半导体膜被掺杂以便形成第一硅层，并且其第二硅层通过外延生长而形成。第一硅层和第二硅层可被原位掺杂或通过注入而被掺杂。根据一个实施例，通过在第二硅层中蚀刻并直至缓冲层而去除的带比缓冲层的带窄。有利地，缓冲层包括绝缘材料的层；例如缓冲层可包括硅的氧化物-氮化物-氧化物的重叠或Si3N4的氮化硅层。根据一个实施例，通过在第二方向上规则地设置的金属接触，沿着第二方向的第一硅层的带连接到沿着第二方向的对应的金属迹线。根据一个实施例，第二导电类型的每个硅垫通过金属接触连接到存储器单元。根据另一方面，提供了一种器件，该器件包括二极管阵列，二极管阵列包括按照第一方向的列和与按照第一方向正交的第二方向的行设置的二极管矩阵层面，所述二极管包括第一导电类型的阴极区域和第二导电类型的阳极区域，所述阴极区域和阳极区域重叠并设置在位于半导体衬底的顶部上的绝缘层上。根据一个实施例，阴极区域共用同一行的二极管并采用沿着第二方向的带的形式，并且阳极区域采用垫的形式并与阴极区域接触。有利地，阴极区域直接位于绝缘层上。根据一个实施例，同一行的二极管的阳极区域通过缓冲层带部分而彼此分离，并且跨越所述带部分的边缘。根据一个实施例，阳极区域通过金属接触连接到对应的存储器单元。阴极区域还可通过至少一个二极管的规则地设置成组的金属接触并联连接至沿着第二方向的对应金属迹线。换句话说，提供的各种实施例和它们的实施涉及与衬底完全绝缘的二极管。结果，没有由于二极管的掺杂区域和衬底间的p-n结而产生与衬底的寄生双极效应。根据另一方面，还提供一种非易失性存储器，该非易失性存储器包括存储器层面和例如之前定义的形成二极管选择器阵列的器件，该二极管选择器阵列被设计用来选择存储器层面的存储器单元。非易失性存储器例如可以是电阻存储器类型或相变存储器类型。实际上，提供的各种实施例和它们的实施明显与非易失性存储器的制造和使用的技术约束完全相兼容，特别是RRAM和PCRAM型的非易失性存储器。例如，所提供的实施例使得不用针对最终形成硅垫的刻蚀工艺增加对对准来说至关重要的掩蔽步骤就可形成二极管。另外，相对于其中掩膜采用垫状形式的传统蚀刻工艺，各种掩蔽步骤有利地仅利用带状形式的掩模，显著使得所述掩模的接触表面增加，显著提高了对蚀刻的外形因子的控制，特别是对于减小的尺寸的控制。因此，提供的实施例和它们的实施对技术节点来说是优化的，特别是对于二极管选择器阵列所占据的表面的最小化。附图说明在研究本文的非限制实施例和它们的实施以及从所附附图的基础上，将使得本文的其他优点和特征变得更加明显，其中：图1至图7示出用于制造二极管选择器阵列的方法的一个实施例的步骤，以及图8和图9示出二极管选择器阵列的一个实施例。具体实施方式图1至图7包括二极管选择器阵列的制造方法在实施中各种阶段的、二极管选择器阵列的部分的顶视图，同时，为了清楚起见，包括通过分别用AA、BB和CC标记的平面的横截面图。图1示出初步步骤，在此期间缓冲层5被沉积在称为初始结构IS的结构上。初始结构IS可例如通过在半导体衬底1上形成例如介电材料的绝缘层2和沉积第一导电类型(例如n型)的例如多晶硅的第一硅层3来获得。如本文使用的，词语“硅”本身(与例如氮化硅或氧化硅的其他材料相对)意欲表示半导体硅，并且本领域技术人员将明白这样的半导体硅可由备选的半导体例如锗或砷化镓等来取代。下面，通用术语“多晶硅”用来表示多晶体硅。作为变型，初始结构IS可以是传统FDSOI衬底型的结构，包括在掩埋绝缘层(BOX：“掩埋氧化物”)顶部上的半导体膜，掩埋绝缘层本身在载体衬底的顶部上。对于使用了在某些技术节点上有利的FDSOI技术的应用，对FDSOI衬底的初始本征半导体膜进行掺杂以便形成第一导电类型的硅层3。BOX层形成绝缘层2并且载体衬底形成衬底1。缓冲层5由绝缘材料形成，其例如可以是氧化硅、氮化硅和氧化硅的层的重叠，或是单独的氮化硅(Si3N4)层。在这个阶段，通过平面CC的横截面图与通过平面BB的横截面图相同，因此在这里没有示出。图2示出了掩蔽步骤，在此期间已经在缓冲层5上形成抗蚀剂掩模4。抗蚀剂掩模4被配置使得缓冲层5的未覆盖部分形成纵向沿着第一方向X的带5’。图3示出了选择性蚀刻缓冲层5直至第一硅层3的结果以及去除抗蚀剂掩模4的结果，留下了在第一硅层3上的缓冲层带5’。图4示出了其中在之前关于图3获得的结构上已经形成第二导电类型(例如p型)的第二硅层8的步骤。第二硅层8例如通过沉积多晶硅来形成或可通过外延生长来获得。图5示出了与图2描述的步骤类似的使用掩模的蚀刻步骤的结果，但是留下纵向沿着第二方向Y的未覆盖带，第二方向Y与第一方向X正交。在这个蚀刻步骤期间，蚀刻第二硅层8、缓冲层5的带5’和第一硅层3。蚀刻通过绝缘层2而停止本文档来自技高网...

【技术保护点】
一种方法，包括：制备二极管阵列，所述制备包括：在半导体衬底的表面上形成绝缘层；在所述绝缘层上形成第一导电类型的第一半导体层；在初始结构上形成缓冲层，将所述缓冲层蚀刻成纵向沿着第一方向的带，形成第二导电类型的第二半导体层，蚀刻所述第二半导体层、所述缓冲层的带以及所述第一半导体层直至所述绝缘层，形成纵向沿着与所述第一方向正交的第二方向的带，以及通过蚀刻去除纵向沿着所述第一方向的所述第二半导体层的带直至所述缓冲层，以这种方式来形成在所述第一半导体层的带上的所述第二半导体层的半导体垫。

【技术特征摘要】
2016.06.03 FR 16550671.一种方法，包括：制备二极管阵列，所述制备包括：在半导体衬底的表面上形成绝缘层；在所述绝缘层上形成第一导电类型的第一半导体层；在初始结构上形成缓冲层，将所述缓冲层蚀刻成纵向沿着第一方向的带，形成第二导电类型的第二半导体层，蚀刻所述第二半导体层、所述缓冲层的带以及所述第一半导体层直至所述绝缘层，形成纵向沿着与所述第一方向正交的第二方向的带，以及通过蚀刻去除纵向沿着所述第一方向的所述第二半导体层的带直至所述缓冲层，以这种方式来形成在所述第一半导体层的带上的所述第二半导体层的半导体垫。2.根据权利要求1所述的方法，其中所述第一半导体层和所述第二半导体层中的至少一个层包括多晶硅。3.根据权利要求1所述的方法，其中：所述衬底和绝缘层是包括第一硅层的全耗尽绝缘体上硅衬底的部分；形成所述第一半导体层包括对所述第一硅层进行掺杂；以及形成所述第二半导体层包括从所述第一半导体层通过外延生长形成第二硅层。4.根据权利要求1所述的方法，其中所述第一半导体层和所述第二半导体层被原位掺杂或通过注入被掺杂。5.根据权利要求1所述的方法，其中蚀刻所述第二半导体层、所述缓冲层的带以及所述第一半导体层直至所述绝缘层包括去除比所述缓冲层的带窄的所述第二半导体层的带。6.根据权利要求1所述的方法，其中所述缓冲层包括绝缘材料的层。7.根据权利要求6所述的方法，其中所述缓冲层包括氧化硅-氮化硅-氧化硅的重叠或氮化硅(Si3N4)层。8.根据权利要求1所述的方法，包括：在所述第一半导体层的带上形成金属接触，所述金属接触在所述第二方向上彼此规则地间隔开；以及形成沿着所述第二方向的对应的金属迹线，所述金属迹线通过所述金属接触连接到所述第一半导体层的带。9.根据权利要求1所述的方法，包括通过对应的金属接触将所述半导体垫连接到对应的存储器单元。10.一种器件，包括：半导体衬底；位于所述半导体衬底的顶部上的绝缘层；以及在第一方向上按列并且在与所述第一方向正交的第二方向上按行设置的二极管阵列，每个二极管包括第一导电类型的阴极区域和第二导电类型的阳极区域，所述阴极区域和所述阳极区域彼此重叠并且设置于所述绝缘层上，使得所述绝缘层将所述二极管与所述半导体衬底绝缘。11.根据权利要求10所述的器件，其中所述阴极区域是纵向沿着所述第二方向的对应半导体带...

【专利技术属性】
技术研发人员：F·拉罗萨，S·尼埃尔，A·雷尼耶，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR