层叠存储装置以及具有该层叠存储装置的存储器封装制造方法及图纸

本公开提供层叠存储装置以及具有该层叠存储装置的存储器封装。一种层叠存储装置包括主半导体管芯和从下至上依次堆叠在主半导体管芯上的多个从属半导体管芯。主半导体管芯包括联接到第一电源电压的第一电源线、联接到第二电源电压的第二电源线、联接到第一电源线的存储装置和联接到第二电源线的数据输入/输出缓冲器。多个从属半导体管芯的每个包括第三电源线和第四电源线以及联接到第三电源线的存储装置。第三电源线电连接到第一电源线和第四电源线，并且第四电源线与第二电源线电分离。数据输入/输出缓冲器缓冲外部装置和包括在主半导体管芯和多个从属半导体管芯中的存储装置之间通讯的数据。

【技术实现步骤摘要】
层叠存储装置以及具有该层叠存储装置的存储器封装
示例实施方式涉及一种半导体器件，更具体地，涉及一种层叠存储装置(stackedmemorydevice)以及具有该层叠存储装置的存储器封装和存储系统。
技术介绍
随着半导体存储装置的容量的增加，已经开发了层叠存储装置，其中包括存储器单元的半导体管芯(semiconductordie)被依次堆叠。在传统的层叠存储装置中，电源电压从下部的半导体管芯传输到上部的半导体管芯。因此，上部的半导体管芯的路径(上部的半导体管芯通过该路径接收电源电压)会长于下部的半导体管芯的路径(下部的半导体管芯通过该路径接收电源电压)。因而，传输到上部的半导体管芯的电源电压的大小会由于在所述路径上的电压降而小于传输到下部的半导体管芯的电源电压的大小。
技术实现思路
某些示例实施方式针对于提供具有提高的电源特性的层叠存储装置。某些示例实施方式针对于提供包括该层叠存储装置的存储系统。某些示例实施方式针对于提供包括该层叠存储装置的存储器封装。根据示例实施方式，一种层叠存储装置包括主半导体管芯(die)和多个从属半导体管芯。主半导体管芯包括联接到从层叠存储装置的外面提供的第一电源电压的第一电源线、联接到从层叠存储装置的外面提供的第二电源电压的第二电源线、联接到第一电源线的存储装置、以及联接到第二电源线的第一数据输入/输出缓冲器。多个从属半导体管芯从下至上依次堆叠在主半导体管芯上。多个从属半导体管芯的每个包括第三电源线、第四电源线和联接到第三电源线的存储装置。第三电源线电连接到第一电源线，第四电源线与第二电源线电分离，并且第三电源线电连接到第四电源线。数据输入/输出缓冲器缓冲外部装置与包括在主半导体管芯和多个从属半导体管芯中的存储装置之间通讯的数据。根据示例实施方式，一种存储器封装包括基底基板、主半导体管芯和多个从属半导体管芯。基底基板接收第一电源电压和第二电源电压。主半导体管芯堆叠在基底基板上，并从基底基板接收第一电源电压和第二电源电压。多个从属半导体管芯从下至上依次堆叠在主半导体管芯上。主半导体管芯包括联接到第一电源电压的第一电源线、联接到第二电源电压的第二电源线、联接到第一电源线的存储装置、以及联接到第二电源线的数据输入/输出电路。多个从属半导体管芯的每个包括电连接到第一电源线的第三电源线、与第二电源线电分离且电连接到第三电源线的第四电源线、以及联接到第三电源线的存储装置。包括在主半导体管芯中的数据输入/输出电路缓冲外部装置与包括在主半导体管芯和多个从属半导体管芯的每个中的存储装置之间通讯的数据。根据示例实施方式，一种存储系统包括存储器控制器和由存储器控制器控制的层叠存储装置。层叠存储装置包括主半导体管芯和多个从属半导体管芯。主半导体管芯包括联接到从层叠存储装置的外面提供的第一电源电压的第一电源线、联接到从层叠存储装置的外面提供的第二电源电压的第二电源线、联接到第一电源线的存储装置、以及联接到第二电源线的数据输入/输出缓冲器。多个从属半导体管芯从下至上依次堆叠在主半导体管芯上。多个从属半导体管芯的每个包括第三电源线、第四电源线和联接到第三电源线的存储装置。第三电源线电连接到第一电源线，第四电源线与第二电源线电分离，并且第三电源线电连接到第四电源线。数据输入/输出缓冲器缓冲存储器控制器与包括在主半导体管芯和多个从属半导体管芯的每个中的存储装置之间通讯的数据。根据示例实施方式，一种层叠存储装置包括：主半导体管芯，包括联接到从层叠存储装置的外面提供的第一电源电压的第一电源线、联接到从层叠存储装置的外面提供的第二电源电压的第二电源线、均联接到第一电源线的第一电荷存储电路和第一存储装置、以及联接到第二电源线的第一数据输入/输出电路，其中第一存储装置提供为与第一电荷存储电路并联；以及多个从属半导体管芯，从下至上依次堆叠在主半导体管芯上，多个从属半导体管芯的每个包括第三电源线、第四电源线、联接到第三电源线的第三电荷存储电路、以及联接到第三电源线的第二存储装置，其中第二存储装置提供为与第三电荷存储电路并联，其中第三电源线电连接到第一电源线，第四电源线与第二电源线电分离，并且第三电源线电连接到第四电源线，并且其中第一数据输入/输出电路配置为缓冲外部装置与包括在主半导体管芯中的第一存储装置和包括在多个从属半导体管芯的每个中的第二存储装置之间通讯的数据。附图说明从以下结合附图的详细描述，说明性的、非限制的示例实施方式将被更清楚地理解。图1是示出根据示例实施方式的层叠存储装置的三维结构的示意图。图2是示出根据示例实施方式的层叠存储装置的方框图。图3是示出包括在图2的层叠存储装置中的主半导体管芯的示例实施方式的方框图。图4是示出包括在图2的层叠存储装置中的从属半导体管芯的示例实施方式的方框图。图5是用于描述根据示例实施方式的图2的层叠存储装置中包括的从属半导体管芯中的第三电源线的电压变化的示意图。图6是示出图2的层叠存储装置的示例实施方式的示意图。图7是示出图2的层叠存储装置的示例实施方式的示意图。图8是示出包括在根据示例实施方式的图7的层叠存储装置中的从属半导体管芯的后表面的平面图的示意图。图9是示出图2的层叠存储装置的示例实施方式的示意图。图10是示出包括在根据示例实施方式的图9的层叠存储装置中的从属半导体管芯的后表面的平面图的示意图。图11是示出图2的层叠存储装置的示例实施方式的示意图。图12是示出根据示例实施方式的存储系统的方框图。图13是示出根据示例实施方式的存储器封装的方框图。图14是示出根据示例实施方式的存储模块的方框图。图15是示出根据示例实施方式的电子设备的方框图。图16是示出根据示范性实施方式的计算系统的方框图。具体实施方式现在将在下面参照附图更全面地描述本公开，附图中示出各种实施方式。然而，本专利技术可以以许多不同的形式实施，而不应被解释为限于这里阐述的示例实施方式。这些示例实施方式仅是示例，不需要这里提供的细节的许多实施方式和变化是可能的。还应当强调，本公开提供了可选的示例的细节，但是这样的可选方案(alternative)的列表(listing)不是穷举的。此外，各种示例之间的任何细节的一致性不应被解释为要求这样的细节–对于这里描述的每个特征列出每种可能的变化是不实际的。在确定本专利技术的必要条件时应当参考权利要求的语言。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可以被夸大。相同的附图标记始终表示相同的元件。尽管不同的附图示出示范性实施方式的各种变化，但是这些附图不必意图彼此相互排斥。而是，如将从下面的具体描述的上下文看到的，当将附图及其描述整体地进行考虑时，在不同的附图中示出和描述的某些特征可以与来自其它附图的其它特征结合以导致各种实施方式。将理解，尽管这里可以使用术语第一、第二、第三等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。除非上下文另外地表示，这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区别开，例如作为命名约定。因此，以下在说明书的一个部分中论述的第一元件、部件、区域、层或部分也可以在说明书的另一个部分中或在权利要求中被称为第二元件、部件、区域、层或部分，而没有脱离本专利技术的教导。本文档来自技高网...

【技术保护点】
一种层叠存储装置，包括：主半导体管芯，包括联接到从所述层叠存储装置的外面提供的第一电源电压的第一电源线、联接到从所述层叠存储装置的外面提供的第二电源电压的第二电源线、联接到所述第一电源线的第一存储装置、以及联接到所述第二电源线的第一数据输入/输出缓冲器；和多个从属半导体管芯，从下至上依次堆叠在所述主半导体管芯上，所述多个从属半导体管芯的每个包括第三电源线、第四电源线和联接到所述第三电源线的第二存储装置，其中所述第三电源线电连接到所述第一电源线，所述第四电源线与所述第二电源线电分离，并且所述第三电源线电连接到所述第四电源线，并且其中所述第一数据输入/输出缓冲器配置为缓冲外部装置与所述第一存储装置和所述第二存储装置之间通讯的数据。

【技术特征摘要】
2015.11.26 KR 10-2015-01660451.一种层叠存储装置，包括：主半导体管芯，包括联接到从所述层叠存储装置的外面提供的第一电源电压的第一电源线、联接到从所述层叠存储装置的外面提供的第二电源电压的第二电源线、联接到所述第一电源线的第一存储装置、以及联接到所述第二电源线的第一数据输入/输出缓冲器；和多个从属半导体管芯，从下至上依次堆叠在所述主半导体管芯上，所述多个从属半导体管芯的每个包括第三电源线、第四电源线和联接到所述第三电源线的第二存储装置，其中所述第三电源线电连接到所述第一电源线，所述第四电源线与所述第二电源线电分离，并且所述第三电源线电连接到所述第四电源线，并且其中所述第一数据输入/输出缓冲器配置为缓冲外部装置与所述第一存储装置和所述第二存储装置之间通讯的数据。2.如权利要求1所述的层叠存储装置，其中包括在所述多个从属半导体管芯的每个中的所述第三电源线通过硅通孔电连接到包括在所述主半导体管芯中的所述第一电源线。3.如权利要求1所述的层叠存储装置，其中所述主半导体管芯还包括联接到从所述层叠存储装置的外面提供的第一接地电压的第一接地线和联接到从所述层叠存储装置的外面提供的第二接地电压的第二接地线，其中所述多个从属半导体管芯的每个还包括电连接到所述第一接地线的第三接地线以及与所述第二接地线电分离的第四接地线，并且其中包括在所述多个从属半导体管芯的每个中的所述第三接地线和所述第四接地线通过连接结构彼此电连接。4.如权利要求3所述的层叠存储装置，其中包括在所述主半导体管芯中的所述第一存储装置联接在所述第一电源线和所述第一接地线之间，并采用通过所述第一电源线提供的所述第一电源电压操作。其中包括在所述主半导体管芯中的所述数据输入/输出缓冲器联接在所述第二电源线和所述第二接地线之间，并采用通过所述第二电源线提供的所述第二电源电压操作，并且其中包括在所述多个从属半导体管芯的每个中的所述第二存储装置联接在所述第三电源线和所述第三接地线之间，并采用通过所述第三电源线和所述第四电源线提供的所述第一电源电压操作。5.如权利要求3所述的层叠存储装置，其中所述主半导体管芯还包括：第一电容器，联接在所述第一电源线和所述第一接地线之间；和第二电容器，联接在所述第二电源线和所述第二接地线之间，并且其中所述多个从属半导体管芯的每个还包括：第三电容器，联接在所述第三电源线和所述第三接地线之间；和第四电容器，联接在所述第四电源线和所述第四接地线之间。6.如权利要求1所述的层叠存储装置，其中包括在所述主半导体管芯中的所述第一电源线和所述第二电源线通过形成为开路状态的金属选项彼此电分离，并且其中包括在所述多个从属半导体管芯的每个中的所述第三电源线和所述第四电源线通过形成为闭合状态的金属选项彼此电连接。7.如权利要求1所述的层叠存储装置，其中所述多个从属半导体管芯的每个还包括：第一后表面焊盘，形成在对应的从属半导体管芯的后表面上，所述第一后表面焊盘通过第三硅通孔联接到所述第三电源线；和第二后表面焊盘，形成在所述对应的从属半导体管芯的所述后表面上，所述第二后表面焊盘通过第四硅通孔联接到所述第四电源线，其中所述第一后表面焊盘和所述第二后表面焊盘在所述对应的从属半导体管芯的所述后表面上彼此电连接。8.如权利要求1所述的层叠存储装置，其中包括在所述主半导体管芯中的所述第一电源线通过第一硅通孔联接到包括在所述主半导体管芯上堆叠的从属半导体管芯中的所述第三电源线，并通过第二硅通孔联接到包括在所述主半导体管芯上堆叠的所述从属半导体管芯中的所述第四电源线，并且其中包括在所述多个从属半导体管芯当中的对应的从属半导体管芯中的所述第三电源线通过第三硅通孔联接到包括在所述对应的从属半导体管芯上堆叠的从属半导体管芯中的所述第三电源线，并通过第四硅通孔联接到包括在所述对应的从属半导体管芯上堆叠的所述从属半导体管芯中的所述第四电源线。9.如权利要求8所述的层叠存储装置，其中所述第二电源线的至少一部分垂直地位于所述第二硅通孔和所述第一电源线之下，并且其中所述第四电源线的至少一部分垂直地位于所述第四硅通孔和所述第三电源线之下。10.如权利要求8所述的层叠存储装置，其中所述主半导体管芯还包括联接在所述第一电源线和所述第二电源线之间的第一电源开关，并且所述第一电源开关配置为响应于具有第一逻辑电平的第一电源控制信号而进入截止状态，并且其中所述多个从属半导体管芯的每个还包括联接在所述第三电源线和所述第四电源线之间的第二电源开关，并且所述第二电源开关配置...

【专利技术属性】
技术研发人员：徐成旻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR