半导体装置的制造方法和半导体装置制造方法及图纸

本公开涉及半导体装置的制造方法和半导体装置。将用作偏移间隔膜并且形成在偏移监测区域中的绝缘膜的厚度被管理为形成在SOTB晶体管STR的栅极电极的侧壁表面等之上的偏移间隔膜的厚度。当所测量的厚度在标准厚度的容差内时，设置标准注入能量和标准剂量。当所测量的厚度小于标准厚度时，设置分别低于其标准值的注入能量和剂量。当所测量的厚度大于标准厚度时，设置分别高于其标准值的注入能量和剂量。

【技术实现步骤摘要】
半导体装置的制造方法和半导体装置相关申请的交叉引用通过引用将2016年2月2日提交的日本专利申请No.2016-017816的公开(包括说明书、附图和摘要)整体地并入本文。
本专利技术涉及半导体装置的制造方法和半导体装置，并且可以优选地用于其中例如通过使用SOI衬底在SOI区域中形成电场效应型晶体管的半导体装置的制造方法以及半导体装置中。
技术介绍
适用于低功耗装置的半导体装置处于研发中。在这种半导体装置中，使用SOI衬底。电场效应型晶体管形成在SOI衬底之上的硅层中。这种类型的电场效应型晶体管被称为SOTB(薄掩埋氧化物上硅)MISFET(金属绝缘体半导体场效应晶体管)。在本说明书中，该电场效应型晶体管写为“SOTB晶体管”。描述SOTB晶体管的专利文献的示例包括专利文献1和2。在SOTB晶体管中，要求减小将要形成栅极电极正下方的沟道的区域的微观或局部杂质浓度的变化(局部变化)。为了稳定地操作具有低电压和低漏电流的低功耗装置，不仅需要减小这种局部变化，而且需要减小全局变化。全局变化意味着芯片(过程)或批量(过程)的变化。相关文献专利文献[专利文献1]日本未经审查的专利申请公开No.2014-38878[专利文献2]日本未经审查的专利申请公开No.2013-219181
技术实现思路
本专利技术人已经评估了与SOTB晶体管的变化相关的晶体管特性。结果，已经发现由于偏移间隔膜的厚度的变化而引起的晶体管特性的变化相对较大。偏移间隔膜是形成在栅极电极的侧壁表面等之上的绝缘膜。通过使用偏移间隔膜和栅极电极作为注入掩模将杂质注入到硅层中，形成SOTB晶体管的延伸区域。偏移间隔膜的厚度由形成在监测区域中的用作偏移间隔膜的绝缘膜的厚度来管理。在形成在监测区域中后立即测量用作偏移间隔膜的绝缘膜的厚度。监测区域布置在体区域中。在监测区域中，用作偏移间隔膜的绝缘膜的厚度随着在要成为偏移间隔膜的绝缘膜的形成与执行延伸注入之间执行的过程(步骤)而变化。因此，当执行延伸注入时，绝缘膜的厚度可能与原始的厚度不同。也就是说，在监测区域中形成的绝缘膜的厚度与实际的偏移间隔膜的厚度之间产生差异，并且所测量的厚度相对于实际的偏移间隔膜的厚度而变化。如果作为偏移间隔膜的厚度测量的厚度变化，则延伸区域与栅极电极之间的重叠长度和延伸区域的电阻变化。结果，SOTB晶体管的特性(电流特性等)变化。根据本说明书的描述和附图，其它问题和新特性将变得清楚。根据一个实施例的半导体装置的制造方法包括以下步骤。在半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域，在半导体衬底的表面之上通过插入掩埋绝缘膜形成半导体层。形成多个栅极电极，包括在位于第一元件形成区域中的半导体层中形成第一栅极电极的步骤。形成包括第一绝缘膜的层叠绝缘膜，所述层叠绝缘膜覆盖第一元件形成区域中的半导体层的表面和第一栅极电极的侧壁表面中的每一个，并且覆盖第一监测区域中的衬底。形成第一掩模部件，所述掩模部件暴露位于第一元件形成区域中的层叠绝缘膜，并且覆盖位于第一监测区域中的层叠绝缘膜。对层叠绝缘膜执行第一过程，包括通过使用第一掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程的步骤：形成包括包含第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖第一元件形成区域中的第一栅极电极的侧壁表面和半导体层；并且所述层叠绝缘膜留在所述第一监测区域中。在去除第一掩模部件之后，通过外延生长过程，在位于第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层。对所述层叠绝缘膜执行第二过程，包括以下步骤：在所述第一元件形成区域中去除所述第一侧壁绝缘膜的除所述偏移间隔膜以外的膜；并且在所述第一监测区域中去除所述层叠绝缘膜的除所述第一绝缘膜以外的膜。测量位于第一监测区域中的第一绝缘膜的厚度。基于厚度设置用于形成延伸区域的注入条件。通过基于设置的注入条件注入杂质，在位于第一元件形成区域中的半导体层中形成延伸区域。根据另一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和第一监测区域。第一晶体管包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体层的表面接触。根据又一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和限定在半导体衬底中的第一监测区域。第一晶体管包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体衬底的表面接触。本专利技术的优点根据一个实施例的半导体装置的制造方法，可以抑制具有第一栅极电极和延伸区域的晶体管的特性的变化。根据另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。根据又另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。附图说明图1是示出根据实施例的SOI衬底中的半导体装置的布置的一个示例的平面图；图2是示出根据实施例的作为图1所示的粗线框中的芯片的半导体装置中的布局的一个示例的平面图；图3是实施例的半导体装置的截面图；图4是示出根据实施例的半导体装置的制造方法的一个步骤的截面图；图5是示出根据实施例的图4所示的步骤后执行的步骤的截面图；图6是示出根据实施例的图5所示的步骤后执行的步骤的截面图；图7是示出根据实施例的图6所示的步骤后执行的步骤的截面图；图8是示出根据实施例的图7所示的步骤后执行的步骤的截面图；图9是示出根据实施例的图8所示的步骤后执行的步骤的截面图；图10是示出根据实施例的图9所示的步骤后执行的步骤的截面图；图11是示出根据实施例的图10所示的步骤后执行的步骤的截面图；图12是示出根据实施例的图11所示的步骤后执行的步骤的截面图；图13是示出根据实施例的图12所示的步骤后执行的步骤的截面图；图14是示出根据实施例的图13所示的步骤后执行的步骤的截面图；图15是示出根据实施例的图14所示的步骤后执行的步骤的截面图；图16是示出根据实施例的图15所示的步骤后执行的步骤的截面图；图17是示出根据实施例的图16所示的步骤后执行的步骤的截面图；图18是示出根据实施例的图17所示的步骤后执行的步骤的截面图；图19是示出根据实施例的图18所示的步骤后执行的步骤的截面图；图20是示出根据实施例的图19所示的步骤后执行的步骤的截面图；图21是示出根据实施例的图20所示的步骤后执行的步骤的截面图；图22是示出根据实施例的图21所示的步骤后执行的步骤的截面图；图23是比较示例本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底的表面之上通过插入掩埋绝缘膜而形成半导体层；在所述半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域；形成多个栅极电极，包括在位于所述第一元件形成区域中的半导体层中形成第一栅极电极的步骤；形成层叠绝缘膜，所述层叠绝缘膜包括覆盖所述第一元件形成区域中的所述半导体层的表面和所述第一栅极电极的侧壁表面中的每一个并覆盖所述第一监测区域中的衬底的第一绝缘膜；形成第一掩模部件，所述第一掩模部件暴露位于所述第一元件形成区域中的所述层叠绝缘膜并覆盖位于所述第一监测区域中的所述层叠绝缘膜；对所述层叠绝缘膜执行第一过程，包括以下步骤：通过使用所述第一掩模部件作为蚀刻掩模对所述层叠绝缘膜执行蚀刻过程，形成包括包含所述第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖所述第一元件形成区域中的所述第一栅极电极的侧壁表面和半导体层，并且所述层叠绝缘膜留在所述第一监测区域中；在去除所述第一掩模部件之后，通过外延生长过程在位于所述第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层；对所述层叠绝缘膜执行第二过程，包括以下步骤：去除所述第一元件形成区域中的所述第一侧壁绝缘膜的除偏移间隔膜以外的膜，并去除所述第一监测区域中的所述层叠绝缘膜的除所述第一绝缘膜以外的膜；测量位于所述第一监测区域中的所述第一绝缘膜的厚度；基于所述厚度设置用于形成延伸区域的注入条件；以及基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域。...

【技术特征摘要】
2016.02.02 JP 2016-0178161.一种半导体装置的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底的表面之上通过插入掩埋绝缘膜而形成半导体层；在所述半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域；形成多个栅极电极，包括在位于所述第一元件形成区域中的半导体层中形成第一栅极电极的步骤；形成层叠绝缘膜，所述层叠绝缘膜包括覆盖所述第一元件形成区域中的所述半导体层的表面和所述第一栅极电极的侧壁表面中的每一个并覆盖所述第一监测区域中的衬底的第一绝缘膜；形成第一掩模部件，所述第一掩模部件暴露位于所述第一元件形成区域中的所述层叠绝缘膜并覆盖位于所述第一监测区域中的所述层叠绝缘膜；对所述层叠绝缘膜执行第一过程，包括以下步骤：通过使用所述第一掩模部件作为蚀刻掩模对所述层叠绝缘膜执行蚀刻过程，形成包括包含所述第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖所述第一元件形成区域中的所述第一栅极电极的侧壁表面和半导体层，并且所述层叠绝缘膜留在所述第一监测区域中；在去除所述第一掩模部件之后，通过外延生长过程在位于所述第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层；对所述层叠绝缘膜执行第二过程，包括以下步骤：去除所述第一元件形成区域中的所述第一侧壁绝缘膜的除偏移间隔膜以外的膜，并去除所述第一监测区域中的所述层叠绝缘膜的除所述第一绝缘膜以外的膜；测量位于所述第一监测区域中的所述第一绝缘膜的厚度；基于所述厚度设置用于形成延伸区域的注入条件；以及基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域。2.根据权利要求1所述的半导体装置的制造方法，其中，在设置所述注入条件的步骤中，确定所测量的所述第一绝缘膜的厚度是否为在可接受的厚度的最大值与最小值之间的第一厚度、小于所述最小值的第二厚度或大于所述最大值的第三厚度，以及其中，当所述第一绝缘膜的厚度为所述第一厚度时，设置第一注入能量和第一剂量，以及其中，当所述第一绝缘膜的厚度为所述第二厚度时，设置低于所述第一注入能量的第二注入能量和小于所述第一剂量的第二剂量，以及其中，当所述第一绝缘膜的厚度为所述第三厚度时，设置高于所述第一注入能量的第三注入能量和大于所述第一剂量的第三剂量。3.根据权利要求1所述的半导体装置的制造方法，其中限定多个区域的步骤包括在半导体层中限定所述第一监测区域的步骤，以及其中所述形成层叠绝缘膜的步骤包括形成所述层叠绝缘膜以覆盖位于所述第一监测区域中的半导体层的步骤。4.根据权利要求1所述的半导体装置的制造方法，其中限定多个区域的步骤包括在所述半导体衬底中限定所述第一监测区域的步骤，以及其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖位于所述第一监测区域中的半导体衬底的步骤。5.根据权利要求1所述的半导体装置的制造方法，其中限定多个区域的步骤包括在所述半导体衬底中限定第二元件形成区域的步骤，以及其中所述形成多个栅极电极的步骤包括在位于所述第二元件形成区域中的半导体衬底中形成第二栅极电极的步骤，以及其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖所述第二元件形成区域中的所述半导体衬底的表面和所述第二栅极电极的侧壁表面中的每一个的步骤，以及其中所述形成第一掩模部件的步骤包括形成第一掩模部件以覆盖位于所述第二元件形成区域中的层叠绝缘膜的步骤，以及其中在形成升高的外延层的步骤与对层叠绝缘膜执行第二过程的步骤之间，包括形成覆盖所述第一元件形成区域中的所述第一侧壁绝缘膜和所述第一栅极电极并覆盖所述第一监测区域中的层叠绝缘膜的第二掩模部件的步骤、以及通过使用所述第二掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程而在所述第二栅极电...

【专利技术属性】
技术研发人员：槙山秀树，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP