半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法包括形成延伸穿过位于一基底上的一介电层的第一、第二及第三沟槽。形成一材料层于第一、第二及第三沟槽内。形成一牺牲层，以完全填满剩下的第一及第二沟槽。回蚀位于第一沟槽及第二沟槽内的牺牲层，且回蚀位于第一沟槽及第二沟槽内的材料层。在回蚀材料层之后，第一沟槽内余留的材料层的上表面与余留的牺牲层的上表面为共平面，而第二沟槽内余留的材料层的上表面与余留的牺牲层的上表面为共平面。上述方法也包括去除位于第一沟槽及第二沟槽内余留的牺牲层。

Method for manufacturing semiconductor device

A method of manufacturing a semiconductor device includes forming a first, second, and three trenches extending through a dielectric layer located on a substrate. A material layer is formed in the first, second, and three grooves. A sacrificial layer is formed to completely fill the remaining first and two grooves. The sacrificial layer is located in the first groove and the two groove, and the material layer in the first groove and the two groove is etched back. After etching back the material layer on the surface and the remaining sacrificial layer material layer of the first trench remaining on the upper surface of the common plane, while the upper surface of the upper surface and the remaining sacrificial layer material layer second grooves of the remaining of the plane. The method also includes removing the sacrificial layer in the first groove and the two groove remaining.

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术实施例涉及一种半导体技术，且特别涉及一种半导体装置的制造方法。
技术介绍
半导体集成电路(integratedcircuit,IC)工业历经了快速的成长。IC材料与设计的技术进展造就了各个IC世代，每一世代的电路都比前世代来得更小更为复杂。在IC进展课题中，功能密度(即，单位晶片面积的内连装置数量)普遍增加，而几何尺寸(即，所使用的工艺能形成的最小部件(或线))则缩小。当经过各个不同的技术世代，使半导体装置(例如金属-氧化物-半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor,MOSFET))的尺寸微缩化时，采用高介电常数(high-k,HK)介电材料及金属栅极(metalgate,MG)形成栅极堆叠。尽管现行IC装置的制造方法一般都能够符合其预期目的，然而尚未能够达到全面性的满足。举例来说，对于发展出牢靠的工艺以制造HK/MG来说便充满了挑战。
技术实现思路
根据一些实施例，本公开提供一种半导体装置的制造方法。上述方法包括︰形成延伸穿过位于一基底上的一介电层的一第一沟槽、一第二沟槽及一第三沟槽，其中第二沟槽位于第一沟槽与第三沟槽之间，其中第一沟槽及第二沟槽具有一第一宽度，第三沟槽具有大于第一宽度的一第二宽度；形成一材料层于第一沟槽、第二沟槽及第三沟槽内；形成一牺牲层，以完全填满剩下的第一沟槽及第二沟槽，其中第一沟槽内的牺牲层的厚度相同于第二沟槽内的牺牲层的厚度；回蚀位于第一沟槽及第二沟槽内的牺牲层，其中第一沟槽内牺牲层的余留厚度相同于第二沟槽内的牺牲层的余留厚度；回蚀位于第一沟槽及第二沟槽内的材料层，其中在回蚀材料层之后，第一沟槽内余留的材料层的上表面与余留的牺牲层的上表面为共平面，而第二沟槽内余留的材料层的上表面与余留的牺牲层的上表面为共平面；以及去除位于第一沟槽及第二沟槽内余留的牺牲层。根据一些实施例，本公开提供一种半导体装置的制造方法。上述方法包括形成第一沟槽、第二沟槽及第三沟槽于一基底上的一介电层内，其中第二沟槽位于第一沟槽与第三沟槽之间，其中第一沟槽及第二沟槽具有一第一宽度，其中第三沟槽具有一第二宽度，其不同于第一宽度；沿着第一沟槽、第二沟槽及第三沟槽的侧壁形成一侧壁金属(SWM)层；形成一牺牲层于侧壁金属(SWM)层上方，以完全填满剩下的第一沟槽及第二沟槽并填入第三沟槽，其中第一沟槽内的牺牲层的厚度相同于第二沟槽内的牺牲层的厚度；形成一硬式掩模于第三沟槽内的牺牲层上方；回蚀位于第一沟槽及第二沟槽内的牺牲层，其中第一沟槽内余留的牺牲层的余留厚度相同于第二沟槽内余留的牺牲层的余留厚度；回蚀位于第一沟槽及第二沟槽内的侧壁金属(SWM)层，同时硬式掩模覆盖第三沟槽，其中在回蚀侧壁金属(SWM)层之后，沿着第一沟槽的侧壁的余留的侧壁金属(SWM)层的上表面与第一沟槽内余留的牺牲层的上表面为共平面，其中在回蚀该侧壁金属(SWM)层之后，沿着第二沟槽的侧壁的余留的侧壁金属(SWM)层的上表面与第二沟槽内余留的牺牲层的上表面为共平面；去除硬式掩模；以及去除位于第一沟槽、第二沟槽及第三沟槽内的牺牲层。根据一些实施例，本公开提供一种半导体装置，包括：一介电层，设置于一基底上；一高介电常数(HK)介电层，设置于介电层上，其中高介电常数(HK)介电层于介电层内定义出一第一沟槽、一第二沟槽及一第三沟槽，其中第二沟槽位于第一沟槽与第三沟槽之间，其中第一沟槽及第二沟槽具有一第一宽度，其中第三沟槽具有大于第一宽度的一第二宽度；以及一侧壁金属(SWM)层，沿着第一沟槽的侧壁的一下部、沿着第二沟槽的侧壁的一下部及沿着第三沟槽的侧壁设置，其中沿着第一沟槽的侧壁的下部的侧壁金属(SWM)层具有一高度相同于沿着第二沟槽的侧壁的下部的侧壁金属(SWM)层的高度。附图说明图1绘示出根据本公开一些实施例的半导体装置的制造方法流程图。图2绘示出根据本公开一些实施例的半导体装置的初始结构剖面示意图。图3、图4、图5、图6、图7、图8、图9A、图9B、图10及图11绘示出本公开一些实施例的半导体装置的剖面示意图。附图标记说明：100方法102、104、106、108、110、112、114、116、118、120步骤200半导体装置205初始结构210基底225第一虚置栅极226第二虚置栅极230第一沟槽230E边缘沟槽234第二沟槽232第一区236第二区240侧壁间隙壁260介电层410第一材料层420第二材料层510牺牲层610图案化硬式掩模710、720上表面730第三材料层740第一HK/MG结构750第二HK/MG结构h高度t厚度w1第一宽度w1’缩减的第一宽度w2第二宽度w2’缩减的第二宽度具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本专利技术。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本公开内容在各个不同范例中会重复标号及/或文字。重复是为了达到简化及明确目的，而非自行指定所探讨的各个不同实施例及/或配置之间的关系。再者，在空间上的相关用语，例如＂之下＂、＂下方＂、＂下＂、＂上方＂、＂上＂等等在此处是用以容易表达出本说明书中所绘示的图式中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖图式所绘示的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。图1绘示出根据本公开一些实施例的一或多个半导体装置的制造方法100的流程图。以下配合参照图2所示的半导体装置200的初始结构205以及图3至图11所示的半导体装置200详细说明方法100。方法100仅为范例，并无意图将本公开局限于权利要求所述以外。半导体装置200可为IC或局部的IC，其可包括静态随机存取存储器(staticrandomaccessmemory,SRAM)及/或其他逻辑电路、被动部件(例如，电阻器、电容器及电感器)以及主动部件(例如，P型场效晶体管(PFET)、N型场效晶体管(NFET)、金属氧化物半导体场效晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管、其他存储器及/或其组合)。半导体装置200可包括三维装置及多栅极装置(例如双栅极FET、FinFET、三栅极FET、Ω栅极装置以及环绕式栅极(gate-all-round,GAA)装置(包括垂直式GAA装置及水平式GAA装置))。请参照图1及图2，方法100起始于步骤102，取得半导体装置200的初始结构205。初始结构205包括一基底210。基底210可为块材硅基底。另外，基底210可包括元素半导体(例如，具有结晶结构的硅(Si)或锗(Ge))；化合物半导体(包括本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括︰形成延伸穿过位于一基底上的一介电层的一第一沟槽、一第二沟槽及一第三沟槽，其中该第二沟槽位于该第一沟槽与该第三沟槽之间，其中该第一沟槽及该第二沟槽具有一第一宽度，该第三沟槽具有大于该第一宽度的一第二宽度；形成一材料层于该第一沟槽、该第二沟槽及该第三沟槽内；形成一牺牲层，以完全填满剩下的该第一沟槽及该第二沟槽，其中该第一沟槽内的该牺牲层的厚度相同于该第二沟槽内的该牺牲层的厚度；回蚀位于该第一沟槽及该第二沟槽内的该牺牲层，其中该第一沟槽内该牺牲层的余留厚度相同于该第二沟槽内的该牺牲层的余留厚度；回蚀位于该第一沟槽及该第二沟槽内的该材料层，其中在回蚀该材料层之后，该第一沟槽内该余留的材料层的上表面与该余留的牺牲层的上表面为共平面，而该第二沟槽内该余留的材料层的上表面与该余留的牺牲层的上表面为共平面；以及去除位于该第一沟槽及该第二沟槽内该余留的牺牲层。

【技术特征摘要】
2016.01.07 US 14/990,0591.一种半导体装置的制造方法，包括︰形成延伸穿过位于一基底上的一介电层的一第一沟槽、一第二沟槽及一第三沟槽，其中该第二沟槽位于该第一沟槽与该第三沟槽之间，其中该第一沟槽及该第二沟槽具有一第一宽度，该第三沟槽具有大于该第一宽度的一第二宽度；形成一材料层于该第一沟槽、该第二沟槽及该第三沟槽内；形成一牺牲层，以完全填满剩下的该第一沟槽及该第二沟槽，其...

【专利技术属性】
技术研发人员：陈劲达，吴汉威，谢铭峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71