集成电路的标准单元布局结构及其形成方法技术

在一些实施例中，本公开涉及一种在BEOL互连层和中段制程(MEOL)结构之间具有平行导电路径的集成电路(IC)，这些导电路径被配置为减小寄生电阻和/或电容。IC包括布置在衬底内并且由沟道区隔开的源极/漏极区。栅极结构布置在沟道区上方，并且MEOL结构布置在源极/漏极区的一个的上方。导电结构布置在MEOL结构上方并且与MEOL结构电接触。第一导电接触件布置在MEOL结构和上覆的BEOL互连线(例如，电源轨)之间。第二导电接触件被配置为沿着延伸穿过导电结构的导电路径来电连接BEOL互连线和MEOL结构，从而在BEOL互连层和MEOL结构之间形成平行的导电路径。本公开的实施例还涉及一种形成集成电路的方法。

【技术实现步骤摘要】
集成电路的标准单元布局结构及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及集成电路的标准单元布局结构及其形成方法。
技术介绍
在过去的四十年中，半导体制造工业一直受到对更高性能(例如，增大的处理速度，存储容量等)、缩小的形状因数、延长的电池寿命和更低的成本的持续需求的驱动。响应于这种需求，半导体工业不断地减小了半导体器件部件的尺寸，使得现代集成芯片可以包括布置在单个半导体管芯上的数百万或数十亿的半导体器件。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路，包括：第一源极/漏极区和第二源极/漏极区，布置在半导体衬底内并且由沟道区隔开；栅极结构，设置在所述沟道区上方；中段制程(MEOL)结构，布置在所述第二源极/漏极区上方；导电结构，设置在所述MEOL结构上并且与所述MEOL结构电接触；第一导电接触件，垂直布置在所述MEOL结构和后段制程(BEOL)互连线之间；以及第二导电接触件，被配置为沿着延伸穿过所述导电结构的导电路径而电连接所述BEOL互连线和所述MEOL结构。根据本专利技术的另一方面，提供了一种集成电路，包括：第一栅极结构，沿着第一方向在有源区上方延伸，本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一源极/漏极区和第二源极/漏极区，布置在半导体衬底内并且由沟道区隔开；栅极结构，设置在所述沟道区上方；中段制程(MEOL)结构，布置在所述第二源极/漏极区上方；导电结构，设置在所述MEOL结构上并且与所述MEOL结构电接触；第一导电接触件，垂直布置在所述MEOL结构和后段制程(BEOL)互连线之间；以及第二导电接触件，被配置为沿着延伸穿过所述导电结构的导电路径而电连接所述BEOL互连线和所述MEOL结构。

【技术特征摘要】
2015.11.30 US 62/260,965;2016.06.01 US 15/170,2461.一种集成电路，包括：第一源极/漏极区和第二源极/漏极区，布置在半导体衬底内并且由沟道区隔开；栅极结构，设置在所述沟道区上方；中段制程(MEOL)结构，布置在所述第二源极/漏极区上方；导电结构，设置在所述MEOL结构上并且与所述MEOL结构电接触；第一导电接触件，垂直布置在所述MEOL结构和后段制程(BEOL)互连线之间；以及第二导电接触件，被配置为沿着延伸穿过所述导电结构的导电路径而电连接所述BEOL互连线和所述MEOL结构。2.根据权利要求1所述的集成电路，其中，所述MEOL结构在第一方向上延伸，并且所述BEOL互连线和所述导电结构在垂直于所述第一方向的第二方向上延伸。3.根据权利要求1所述的集成电路，其中，所述第二导电接触件与所述导电结构的上表面和所述BEOL互连线的下表面直接接触。4.根据权利要求1所述的集成电路，还包括：第二MEOL结构，通过伪栅极结构与所述MEOL结构横向分隔。5.根据权利要求4所述的集成电路，其中，所述导电结构在所述伪栅极结构上延伸并且与所述第二MEOL结构电接触。6.一种集成电路，包括：第一栅极结构，沿着第一方向在有源区上方延伸，其中，所述有源区包括设置在半导体衬底内的第一源极/漏极区和第二源极/漏极区；第一MEOL结构和第二MEOL结构，设置在所述第一栅极结构的相对两侧上，其中，所述第一MEOL结构在所述第一方向上在所述第一源极/漏极区...

【专利技术属性】
技术研发人员：范妮婉，曾祥仁，黄正仪，袁立本，卢麒友，杨荣展，江庭玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71