具有可配置输出单元的集成电路制造技术

本公开涉及用于听力设备的具有可配置输出单元的集成电路，包括接地导轨；适于承载第一电压的第一功率导轨和适于承载第二电压的第二功率导轨；用于将集成电路连接到其它元件并且包括含第一输出焊盘的至少一个输出焊盘的多个焊盘；至少一个输出单元，其包括第一输出单元，具有连接到接地导轨的接地引脚，连接到第一功率导轨的第一电源引脚，连接到第二功率导轨的第二电源引脚，数据引脚，至少一个电压选择引脚和接线到第一输出焊盘的输出引脚。第一输出单元适于，取决于施加到至少一个电压选择引脚的控制信号，根据其中第一输出引脚上的电压具有第一幅值的第一模式和根据其中第一输出引脚上的电压具有大于第一幅值的第二幅值的第二模式进行操作。

【技术实现步骤摘要】
具有可配置输出单元的集成电路及其制造方法和听力设备
本专利技术涉及具有可配置输出单元的集成电路(IC)，尤其是涉及用于听力设备或适于听力设备的IC。
技术介绍
具有嵌入的数字信号处理器的集成电路(IC)或芯片被广泛地用于助听器产业中以提供紧凑和小的助听器。用于助听器中的IC是小的，并且输入/输出端口或焊盘的数量是有限制的。典型地，IC被设计为接口连接助听器的特定元件。
技术实现思路
当设计和构造在多种不同听力设备模型中能够使用不同元件或能够使用相同元件的助听器时，需要增加设计的灵活性。此外，由于听力设备的电源容量有限，需要提供具有低功耗的IC。因此，提供一种用于听力设备的集成电路(IC)，其中集成电路包括接地导轨(rail)，适于承载第一电压的第一功率导轨，和适于承载第二电压的第二功率导轨，集成电路包括用于将集成电路连接到其它元件的多个焊盘，多个焊盘包括至少一个输出焊盘，至少一个输出焊盘包括第一输出焊盘。集成电路包括至少一个输出单元，其包括第一输出单元，具有连接到接地导轨的接地引脚，连接到第一功率导轨的第一电源引脚，连接到第二功率导轨的第二电源引脚，数据引脚，至少一个电压选择引脚和接线到第一输出焊盘的输出引脚。第一输出单元适于，取决于施加到至少一个电压选择引脚的控制信号，根据第一模式和根据第二模式操作，第一模式中，第一输出引脚上的电压具有第一幅值，第二模式中，第一输出引脚上的电压具有大于第一幅值的第二幅值。还公开了一种用于制造集成电路的方法。该方法包括提供至少一个输出单元，其具有输出引脚和至少两个驱动晶体管，每个晶体管都具有连接到输出单元的各自的第一和第二电源引脚的第一端子，第二端子，连接到输出引脚的第三端子，第四端子，其中两个驱动晶体管的第四端子电线连接使得各自的驱动晶体管的第三和第四端子之间的电压差小于第三和第四端子之间的二极管阈值电压。该方法可以包括将第四端子电线连接到适于承载最大供电电压的电源引脚，例如第二电源引脚。本专利技术的优势在于第一输出焊盘的电压幅值在配置甚至是使用期间都可以通过调整寄存器设定而被容易地调整，从而增加了助听器构造器的设计灵活性，而不增加IC上焊盘的数量，并且同时通过避免IC中不需要的电流路径保持了低功耗。附图说明参考附图通过以下的示例性实施方式的详细描述本领域技术人员将会很清楚本专利技术的上述和其它特征和优点，其中：图1示意性地示出了听力设备，图2示意性地示出了示例性的集成电路，以及图3示意性地示出了示例性的输出单元。具体实施方式为了清楚起见，附图是示意性并且简化了的，并且它们仅仅示出理解专利技术所必需的细节，同时其它细节被省略。自始至终，同样的参考数字用于相同的或相应的部分。如果需要双向通信，至少一个输出单元，例如第一输出单元，可以被配置为形成输入/输出(I/O)单元的一部分或是嵌入到输入/输出(I/O)单元中。集成电路可选择地包括处理核(core)，例如用于为了补偿用户听力损伤的数字音频信号的数字信号处理。处理核连接到用于和其它单元或元件进行通信的多个通信单元或外围单元，其它单元或元件例如AD转换器单元、用户接口、存储器单元和/或听力设备的无线电单元。因此，IC包括至少一个通信单元，包括至少第一通信单元，其嵌入如这里所述的一个或多个输出单元。IC可以包括第二和/或第三通信单元。通信单元可以适于根据一个或多个标准协议进行通信。示例性协议可以包括但不局限于串行外围接口总线(SPI)，具有主机和/或从机的互联集成电路(IIC或I2C)，集成芯片间声音(IIS，I2S)，和用于无线通信的协议等。通信元件或单元可以包括一个或多个输出单元，例如第一输出单元和/或第二输出单元，这取决于通信单元的功能。通信单元可以包括一个或多个输入单元。通信单元可以包括一个或多个输入/输出(IO)单元，即适于双向通信的单元。集成电路包括多个焊盘，其用于将IC或IC的通信单元连接到其它元件，例如存储器单元、无线电单元、用户接口、例如电池或其它的电源。多个焊盘包括用于到接地或其它参考电压的连接的第一焊盘，用于到例如电池的电源的连接的第二焊盘，并且多个通信焊盘包括适于操作为用于将IC连接到其它元件的输出焊盘的第一通信焊盘。第一功率导轨可以适于承载第一电压V1，例如Vbattery，第二功率导轨可以适于承载第二电压V2。第二电压V2可以大于第一电压V1。在一个或多个实施方式中，V2＝2*Vbattery。输出单元，例如第一输出单元和/或第二输出单元，可以包括第一晶体管，第二晶体管和第三晶体管，其中每个晶体管具有第一端子，第二端子，第三端子和第四端子。第一晶体管可以是N-MOS晶体管，其中第一端子是源极，第二端子是栅极，第三端子是漏极并且第四端子是体(body)。第一晶体管可以配置为将输出引脚上的电压拉向施加到接地导轨的接地或其它参考电压。因此，第一晶体管可以表示为接地晶体管。第二、第三和/或第四晶体管可以是P-MOS晶体管，其中第一端子是源极，第二端子是栅极，第三端子是漏极并且第四端子是体。第二、第三和/或第四晶体管可以配置为将输出引脚上的电压拉向或驱动到通过IC中可用的功率导轨施加到各自的电源引脚的电压。因此，第二、第三和/或第四晶体管可以表示为驱动晶体管。IC可以包括多个驱动晶体管，每个都连接在输出引脚和各自的电源引脚之间。至少两个驱动晶体管的第四端子可以连接到公共端子，其具有等于或大于至少两个驱动晶体管的第三端子上的电压电平的电压电平。在一个或多个输出单元中，第一晶体管的第一端子可以电线连接到接地引脚，并且第一晶体管的第三端子可以电线连接到输出引脚。第一晶体管的第四端子可以电线连接到第一端子。第一晶体管的第二端子可以电线连接到数据引脚或连接到调整数据引脚上的数据信号以校正信号幅值的第一电平位移器的输出。在一个或多个输出单元中，第二晶体管的第一端子可以电线连接到第一电源引脚，并且第二晶体管的第三端子可以电线连接到输出引脚。在一个或多个输出单元中，第三晶体管的第一端子可以电线连接到第二电源引脚，并且第三晶体管的第三端子可以电线连接到输出引脚。在一个或多个输出单元中，驱动晶体管的第四端子可以电线连接，使得各自的驱动晶体管的第三端子和第四端子之间的电压差Vdif＝Vthirdterminal-Vfourthterminal小于第三和第四端子之间的寄生二极管的二极管阈值电压Vthres。电压差Vdif可以小于0.4V。对于一个或多个驱动晶体管，电压差Vdif可以小于0.4V，例如小于0.3V，小于0.2V。在一个或多个实施方式中，电压差Vdif可以小于或等于0V。在一个实施方式中，其中第四端子电线连接到最大电源电压，保证了Vdif小于或等于0V，而与操作模式无关。在一个或多个输出单元中，例如第一输出单元中，第二晶体管的第四端子和第三晶体管的第四端子可以电线连接到承载最大电压的电源引脚。第二晶体管的第四端子和第三晶体管的第四端子可以电线连接到公共端子。第三晶体管的第一端子可以是公共端子。从而当输出单元操作在输出引脚上具有最小电压幅值的模式中时，可以避免不需要的漏电流。第二晶体管和第三晶体管的第二端子可以连接到第一输出单元的逻辑电路的输出以在操作的第一模式(第二晶体管激活(active))和第二模式(第三晶体管激活)之本文档来自技高网...

【技术保护点】
一种用于听力设备的集成电路，其中所述集成电路包括接地导轨、适于承载第一电压(V1)的第一功率导轨和适于承载第二电压(V2)的第二功率导轨，所述集成电路包括用于将所述集成电路连接到其它元件的多个焊盘，所述多个焊盘包括至少一个输出焊盘，所述至少一个输出焊盘包括第一输出焊盘，其中所述集成电路包括至少一个输出单元，所述至少一个输出单元包括第一输出单元，所述第一输出单元具有连接到所述接地导轨的接地引脚、连接到所述第一功率导轨的第一电源引脚、连接到所述第二功率导轨的第二电源引脚、数据引脚、至少一个电压选择引脚和电线连接到所述第一输出焊盘的输出引脚，其中所述第一输出单元适于，取决于施加到所述至少一个电压选择引脚的控制信号，根据第一模式和根据第二模式操作，其中所述第一模式中，第一输出引脚上的电压具有第一幅值，其中所述第二模式中，第一输出引脚上的电压具有大于所述第一幅值的第二幅值。

【技术特征摘要】
2011.10.28 DK PA201100832;2011.10.28 EP 11187140.1.一种用于听力设备的集成电路，其中所述集成电路包括接地导轨、适于承载第一电压V1的第一功率导轨和适于承载第二电压V2的第二功率导轨，所述集成电路包括用于将所述集成电路连接到其它元件的多个焊盘，所述多个焊盘包括至少一个输出焊盘，所述至少一个输出焊盘包括第一输出焊盘，其中所述集成电路包括至少一个输出单元，所述至少一个输出单元包括第一输出单元，所述第一输出单元具有连接到所述接地导轨的接地引脚、连接到所述第一功率导轨的第一电源引脚、连接到所述第二功率导轨的第二电源引脚、数据引脚、至少一个电压选择引脚和电线连接到所述第一输出焊盘的输出引脚，其中所述第一输出单元适于，取决于施加到所述至少一个电压选择引脚的控制信号，根据第一模式和根据第二模式操作，其中所述第一模式中，所述输出引脚上的电压具有第一幅值，其中所述第二模式中，所述输出引脚上的电压具有大于所述第一幅值的第二幅值，其中所述第一输出单元包括至少三个晶体管，其包括第一晶体管、第二晶体管和第三晶体管，每个晶体管都具有第一端子、第二端子、第三端子和第四端子，其中所述第一晶体管的第一端子电线连接到所述接地引脚，所述第一晶体管的第二端子选择性地通过电平位移器连接到数据引脚，所述第一晶体管的第三端子电线连接到所述输出引脚，并且所述第一晶体管的第四端子电线连接到所述第一晶体管的第一端子，其中所述第二晶体管的第四端子和所述第三晶体管的第四端子电线连接到公共端子，其中所述第三晶体管的第一端子电线连接到所述第二电源引脚，并且其中所述第三晶体管的第一端子是所述公共端子，其中所述第二晶体管的第一端子电线连接到所述第一电源引脚，其中所述第二晶体管和所述第三晶体管的第三端子电线连接到所述输出引脚，其中所述第一端子是源极，所述第二端子是栅极，所述第三端子是漏极并且所述第四端子是体。2.根据权利要求1的集成电路，其中所述第二晶体管的第四端子和所述第三晶体管的第四端子电线连接到承载最大电压的电源引脚。3.根据权利要求1-2中任一项的集成电路，其中所述集成电路包括适于承载第三电压V3的...

【专利技术属性】
技术研发人员：丹·克里斯蒂安·劳恩·延森，帕勒·黑格纳·佩德森，
申请(专利权)人：GN瑞声达AS，
类型：发明
国别省市：