封装衬底、其制造方法和包括该封装衬底的封装器件技术

本发明专利技术可提供一种封装衬底，包括：绝缘层，其具有顶表面和与所述顶表面相对的底表面；布置在绝缘层中并且邻近于绝缘层的顶表面的至少一个第一铜图案；布置在绝缘层的底表面上的至少一个第二铜图案；以及布置在所述至少一个第一铜图案上的至少一个嵌入式铝焊盘，所述至少一个嵌入式铝焊盘布置在绝缘层中，以使得所述至少一个嵌入式铝焊盘的顶表面通过绝缘层暴露出来。

Packaging substrate, method of manufacturing the same, and packaging device including the same

The invention provides a package substrate includes an insulating layer, which has a relatively lower surface of the top surface and the top surface; layout in the insulating layer and insulating layer adjacent to the top surface of the at least one first copper pattern; arranged in the insulating layer on the bottom surface of at least one of the second copper the pattern and layout; the at least one first copper pattern on at least one embedded aluminum pad, wherein at least one embedded aluminum pad arranged on the top surface of the insulating layer, so that the at least one embedded aluminum pad through the insulation layer exposed.

【技术实现步骤摘要】
封装衬底、其制造方法和包括该封装衬底的封装器件相关申请的交叉引用本申请要求于2016年1月5日在韩国知识产权局提交的韩国专利申请No.10-2016-0001002的优先权，该申请的公开以引用方式全文并入本文中。
本专利技术构思的示例实施例涉及封装衬底，并且更具体地说，涉及包括执行了表面处理工艺的嵌入式铝焊盘的封装衬底、制造该封装衬底的方法，以及包括该封装衬底的封装器件。
技术介绍
随着电子元件的密度增大，已开发了对印刷电路板(PCB)的表面进行处理的各种技术。例如，使用金属镀覆技术来处理PCB的表面。金属镀覆技术可包括化学沉积技术、金属溅射技术、电镀技术和无电镀金属镀覆技术。为了应对对于薄镀覆、高密度的PCB的需求，将PCB的表面进行镀覆或无电镀处理，以简化制造PCB的工艺并减轻或去除来自PCB的噪声。此外，随着电子元件的密度增大，已执行了针对减小PCB的厚度的研究。可在无芯PCB上形成绝缘层和图案以制造薄PCB，并且可将薄PCB应用于小电子元件。此外，已执行了针对减小PCB中的间距的研究。可通过缩小间距来减小PCB的总面积。因此，正在对诸如掩蔽工艺、半加添加艺(SAP)和改良半添加工艺(MSAP)的各种工艺进行研究。
技术实现思路
本专利技术构思的一些示例实施例可提供包括插入绝缘层中的嵌入式铝焊盘的封装衬底。本专利技术构思的一些示例实施例还可提供用于制造包括不突出至封装衬底以外的铝焊盘的封装衬底的方法。根据示例实施例，一种封装衬底可包括：绝缘层，其具有顶表面和与所述顶表面相对的底表面；绝缘层中的至少一个第一铜图案，所述至少一个第一铜图案邻近于绝缘层的顶表面；绝缘层的底表面上的至少一个第二铜图案；以及所述至少一个第一铜图案上的至少一个嵌入式铝焊盘，所述至少一个嵌入式铝焊盘位于绝缘层中，以使得所述至少一个嵌入式铝焊盘的顶表面通过绝缘层暴露出来。根据示例实施例，一种封装衬底可包括：绝缘层，其具有顶表面和与所述顶表面相对的底表面；设置在绝缘层中的至少一个第一铜图案，所述至少一个第一铜图案邻近于绝缘层的顶表面；设置在绝缘层中的至少一个第二铜图案，所述至少一个第二铜图案邻近于绝缘层的底表面；第一铜图案上的至少一个第一嵌入式铝焊盘，所述至少一个第一嵌入式铝焊盘位于绝缘层中，所述至少一个第一嵌入式铝焊盘的顶表面通过绝缘层暴露出来；以及第二铜图案上的至少一个第二嵌入式铝焊盘，所述至少一个第二嵌入式铝焊盘位于绝缘层中，所述至少一个第二嵌入式铝焊盘的底表面通过绝缘层暴露出来。根据示例实施例，一种封装器件可包括：包括至少一个嵌入式铝焊盘的封装衬底以及布置在所述封装衬底上并且通过键合线连接至所述封装衬底的半导体芯片，所述封装衬底包括：具有顶表面和与所述顶表面相对的底表面的绝缘层；绝缘层中的至少一个第一铜图案，所述第一铜图案邻近于绝缘层的顶表面；以及绝缘层的底表面上的至少一个第二铜图案，所述至少一个嵌入式铝焊盘位于第一铜图案上，所述至少一个嵌入式铝焊盘位于绝缘层中，并且所述至少一个嵌入式铝焊盘的顶表面通过绝缘层暴露出来。根据示例实施例，一种封装衬底可包括：包括过孔孔洞的绝缘层；填充过孔孔洞的导电过孔；绝缘层中的多个第一金属图案，所述多个第一金属图案邻近于绝缘层的顶表面，所述多个第一金属图案主要包括铜；绝缘层中的多个第二金属图案，所述多个第二金属图案邻近于绝缘层的底表面，所述多个第二金属图案主要包括铜；以及位于所述多个第一金属图案中的至少一个上的至少一个第一嵌入式金属焊盘，所述至少一个第一嵌入式金属焊盘位于绝缘层中，以使得所述至少一个第一嵌入式金属焊盘的顶表面通过绝缘层暴露出来，所述至少一个第一嵌入式金属焊盘主要包括铝。附图说明基于附图和随附的详细描述，本专利技术构思将变得更加清楚。图1是示出根据本专利技术构思的一些示例实施例的封装衬底的剖视图。图2A至图2J是示出用于制造图1的封装衬底的方法的剖视图。图3和图4是图1的区‘III’的放大剖视图。图5是示出根据本专利技术构思的一些示例实施例的封装衬底的剖视图。图6A至图6F是示出用于制造图5的封装衬底的方法的剖视图。图7和图8是图5的区‘VII’的放大剖视图。图9和图10是示出根据本专利技术构思的一些示例实施例的封装衬底的剖视图。图11是示出包括根据本专利技术构思的一些示例实施例的封装衬底的封装器件的剖视图。具体实施方式图1是示出根据本专利技术构思的一些示例实施例的封装衬底的剖视图。参照图1，封装衬底1可包括绝缘层100、互连图案200、至少一个嵌入式铝焊盘300以及保护层400和450。绝缘层100可具有顶表面100a和与顶表面100a相对的底表面100b。绝缘层100可包括第一绝缘层110和第二绝缘层120。第一绝缘层110和第二绝缘层120可为预浸片(prepreg)。第一绝缘层110可布置在第二绝缘层120上。互连图案200可布置在绝缘层100中。互连图案200可包括第一铜图案210、第二铜图案220、第三铜图案230、第一过孔240和第二过孔250。第一铜图案210可布置在第一绝缘层110中，并且可邻近于绝缘层100的顶表面100a。第二铜图案220可布置在第二绝缘层120上(例如，布置在绝缘层100的底表面100b上)。第二铜图案220可具有底表面220a和侧壁220b。第三铜图案230可布置在第二绝缘层120中，并且可布置在第一铜图案210与第二铜图案220之间。第一过孔240可将至少一个第一铜图案210连接至至少一个第三铜图案230。第二过孔250可将至少一个第二铜图案220连接至至少一个第三铜图案230。例如，第一过孔240和第二过孔250可包括铜(Cu)。然而，本专利技术构思的示例实施例不限于互连图案200的特定排列方式。嵌入式铝焊盘300可布置在第一铜图案210上，并且可与第一铜图案210接触。嵌入式铝焊盘300可在第一绝缘层110的两个边缘部分中的每一个中设置为多个。布置在第一绝缘层110的一个边缘部分中的多个嵌入式铝焊盘300可彼此间隔开，并且布置在第一绝缘层300的另一边缘部分中的多个嵌入式铝焊盘300可彼此间隔开。嵌入式铝焊盘300可插入第一绝缘层110中，并且可不突出至第一绝缘层110以外。嵌入式铝焊盘300可具有通过绝缘层100暴露出来的顶表面300a。在一些示例实施例中，嵌入式铝焊盘300的顶表面300a可与绝缘层100的顶表面100a布置在相同水平。保护层400和450可包括布置在绝缘层100的顶表面100a上的第一保护层400和布置在绝缘层100的底表面100b上的第二保护层450。第一保护层400可具有暴露出布置在第一绝缘层110的两个边缘部分中的嵌入式铝焊盘300的开口420。如上所述，第二保护层450可布置在绝缘层100的底表面100b上。第二保护层450可覆盖第二铜图案220的侧壁220b，并且可暴露出第二铜图案220的底表面220a。第一保护层400可保护第一铜图案210，并且可减轻或防止在彼此邻近的第一铜图案210之间发生桥接现象。第二保护层450可保护第二铜图案220，并且可减轻或防止在彼此邻近的第二铜图案220之间发生桥接现象。第一保护层400和第二保护层450中的每一个可为绝缘涂层。例如，绝缘涂层可包括环氧树脂。涂层500可覆盖第二铜图案220的底表本文档来自技高网...

【技术保护点】
一种封装衬底，包括：绝缘层，其具有顶表面和与所述顶表面相对的底表面；绝缘层中的至少一个第一铜图案，所述至少一个第一铜图案邻近于绝缘层的顶表面；绝缘层的底表面上的至少一个第二铜图案；以及所述至少一个第一铜图案上的至少一个嵌入式铝焊盘，所述至少一个嵌入式铝焊盘位于绝缘层中，以使得所述至少一个嵌入式铝焊盘的顶表面通过绝缘层暴露出来。

【技术特征摘要】
2016.01.05 KR 10-2016-00010021.一种封装衬底，包括：绝缘层，其具有顶表面和与所述顶表面相对的底表面；绝缘层中的至少一个第一铜图案，所述至少一个第一铜图案邻近于绝缘层的顶表面；绝缘层的底表面上的至少一个第二铜图案；以及所述至少一个第一铜图案上的至少一个嵌入式铝焊盘，所述至少一个嵌入式铝焊盘位于绝缘层中，以使得所述至少一个嵌入式铝焊盘的顶表面通过绝缘层暴露出来。2.根据权利要求1所述的封装衬底，其中，所述至少一个嵌入式铝焊盘的顶表面与绝缘层的顶表面处于相同水平。3.根据权利要求1所述的封装衬底，其中：所述至少一个第一铜图案包括多个第一铜图案；并且所述至少一个嵌入式铝焊盘包括多个嵌入式铝焊盘。4.根据权利要求3所述的封装衬底，其中，所述多个嵌入式铝焊盘中的相邻嵌入式铝焊盘之间的距离等于或大于所述多个第一铜图案中的对应的相邻第一铜图案之间的距离。5.根据权利要求3所述的封装衬底，其中，所述多个嵌入式铝焊盘中的每一个的宽度等于或小于所述多个第一铜图案中的对应的一个的宽度。6.根据权利要求1所述的封装衬底，还包括：绝缘层的顶表面上的第一保护层，所述第一保护层具有暴露出所述至少一个嵌入式铝焊盘的开口；以及绝缘层的底表面上的第二保护层，所述第二保护层暴露出所述至少一个第二铜图案的底表面。7.根据权利要求6所述的封装衬底，其中，所述至少一个嵌入式铝焊盘位于所述开口中。8.根据权利要求6所述的封装衬底，其中：所述至少一个嵌入式铝焊盘包括多个嵌入式铝焊盘；所述多个嵌入式铝焊盘中的两个或更多个嵌入式铝焊盘位于绝缘层的两个边缘部分中的每一个中；并且第一保护层暴露出位于绝缘层的两个边缘部分中的嵌入式铝焊盘。9.根据权利要求6所述的封装衬底，其中：所述至少一个第一铜图案包括多个第一铜图案；所述多个第一铜图案中的至少一个被第一保护层覆盖；并且第一保护层具有至少一个突起，所述至少一个突起从绝缘层的顶表面朝着绝缘层的底表面突出，以使得所述至少一个突起与所述多个第一铜图案中的对应的一个接触。10.根据权利要求6所述的封装衬底，还包括：覆盖所述至少一个第二铜图案的底表面的涂层。11.根据权利要求1所述的封装衬底，还包括：位于所述至少一个嵌入式铝焊盘与所述至少一个第一铜图案之间的阻挡层，其中，阻挡层包括镍、钛、钽、氮化钛、氮化钽、金、银...

【专利技术属性】
技术研发人员：朴寿财，李揆镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR