NAND存储器的形成方法技术

一种NAND存储器的形成方法，包括：提供半导体衬底；在半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。本发明专利技术方法形成的NAND存储器防止产生器件对器件的干扰。

Method for forming NAND memory

The method includes forming a NAND, memory: providing a semiconductor substrate; forming a gate stack structure discrete on a semiconductor substrate, a groove between the adjacent gate stack structure, gate stack structure includes a select gate positioned on the semiconductor substrate and the control gate is located in the choice of the choice between the gate and the control gate through the gate dielectric between the isolation layer, a hard mask layer is formed with the top surface of the gate stack structure on the hard mask layer width is equal to the width of the gate stack structure; the hard mask layer as a mask, select gate and the control gate etch back to remove part of the width of the space between the adjacent select gate space and between the adjacent control gate is greater than that of the adjacent the hard mask layer spacing between the back etching process; after deposition process, forming a dielectric layer filled with grooves, the adjacent dielectric layer between the gate selection and An air gap is formed in the dielectric layer between adjacent control gates. The NAND memory formed by the method of the invention prevents the device from interfering with the device.

【技术实现步骤摘要】
NAND存储器的形成方法
本专利技术涉及半导体制作领域，特别涉及一种NAND存储器的形成方法。
技术介绍
近年来，闪存(flashmemory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(bitdensity)，同时减少位成本(bitcost)，提出了一种三维与非门(3DNAND)的闪存存储器。请参考图1和图2，图2为图1中NAND存储器沿切割线AB方向的结构示意图，所述NAND存储器包括：衬底100；位于所述衬底100表面的隔离层103；位于隔离层103表面的底层选择栅104；位于所述底层选择栅104上的若干层堆叠的控制栅107；位于所述控制栅107上的顶层选择栅109；位于相邻两排重叠设置的底层选择栅104、控制栅107和顶层选择栅109之间的衬底内的源线掺杂区120；贯穿所述顶层选择栅109、控制栅107、底层选择栅104和隔离层103的沟道通孔(未标示)；位于所述沟道通孔侧壁表面的沟道层113；位于所述沟道通孔内的沟道层113表面的绝缘层115，所述绝缘层115填充满所述沟道通孔；位于所述若干沟道层113顶部表面的若干位线111；位于各层控制栅107表面的若干字线插塞117；位于若干字线插塞117顶部的若干字线119。需要说明的是，相邻的底层选择栅104、控制栅107、顶层选择栅109和位线111之间均具有介质层相互隔离，而图1为忽略所述介质层的结构示意图。然而，由于现有技术所形成NAND存储器的性能仍有待提升。
技术实现思路
本专利技术解决的问题是怎样防止形成的NAND存储器产生器件对器件的干扰。为解决上述问题，本专利技术提供一种NAND存储器的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，每个栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。可选的，所述选择栅和控制栅被回刻蚀的宽度为10～200埃。可选的，回刻蚀去除部分宽度的选择栅和控制栅的工艺为湿法刻蚀或者各向同性的干法刻蚀。可选的，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液或者NH3H2O溶液。可选的，TMAH溶液的质量百分比浓度为0.5％～20％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。可选的，NH3H2O溶液的质量百分比浓度为1％～50％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。可选的，各向同性的干法刻蚀采用的气体为HCl，HCl流量为5sccm～5slm，刻蚀腔温度为23～1100摄氏度，刻蚀腔压力为5托～760托，刻蚀时间为10～300秒。可选的，所述介质层的材料为氧化硅、SiON、SiOCN或SiOBN。可选的，所述沉积工艺为原子层沉积工艺。可选的，所述介质层的材料为氧化硅时，所述原子层沉积工艺的过程为：通入硅源气体步骤；施加射频功率，解离硅源气体形成硅源等离子体，硅源等离子体在凹槽的侧壁和底部表面以及栅堆叠结构的表面形成第一反应物的步骤；排出腔室中残余硅源等离子体的步骤；通入氧源气体步骤；施加射频功率，解离氧源气体形成氧源等离子体，氧源等离子体与第一反应物反应形成氧化硅原子层的步骤；排出腔室中残余氧源等离子体和反应副产物的步骤；重复前述步骤，若干层堆叠的氧化硅原子层构成介质层。可选的，所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷、正硅酸乙酯、SiH4、Si2H6、Si2Cl6或SiH2Cl2，硅源气体的流量为60sccm至800sccm，氧源气体为O2或O3，氧源气体的流量为20～300sccm，沉积腔室压强为0.1托至10托，沉积腔室射频功率为200瓦至3000瓦，沉积腔室温度为50～800摄氏度。可选的，在形成介质层之前，在选择栅和控制栅的侧壁表面形成热氧化层。可选的，形成所述热氧化层的工艺为快速热退火工艺、炉管氧化工艺。可选的，所述选择栅和控制栅的材料为多晶硅。可选的，所述选择栅与半导体衬底之间还形成有隔离层。可选的，在回刻蚀去除部分宽度的选择栅和控制栅之前，在栅堆叠结构两侧的半导体衬底内形成源线掺杂区。可选的，所述栅堆叠结构还包括位于控制栅上的顶层选择栅。可选的，所述硬掩膜层位于顶层选择栅表面上。可选的，进行回刻蚀时，同时回刻蚀去除部分宽度的顶层选择栅。可选的，形成介质层时，相邻顶层选择栅之间的介质层中也会形成空隙。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的NAND存储器的形成方法，在形成栅堆叠结构后，以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，通过回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距，而硬掩膜层之间开口的宽度(或者相邻硬掩膜层之间的间距)以及相邻栅间介质层之间开口的宽度(或者相邻栅间介质层之间的间距)在回刻蚀步骤之前或之后保持一致或变化很小，在凹槽中采用沉积工艺形成介质层时，由于沉积过程中介质材料是一层一层沉积的，随着沉积过程的进行，间距较小的硬掩膜层之间的空间以及栅间介质层之间的空间会先填充满，而间距较大的相邻选择栅之间的空间以及相邻控制栅之间的空间则不会填充满，因而在相邻的相邻选择栅之间以及相邻控制栅之间的位置会较容易形成空气隙，从而有效的减小了相邻控制栅之间以及相邻选择栅之间的介质层介电常数的大小，减小了相邻控制栅之间以及相邻选择栅之间寄生电容，从而减小器件对相邻的器件(某一选择栅对相邻的选择栅或某一控制栅对相邻的控制栅)的RC延时，防止相邻存储单元在工作(如写出、读取或擦除数据等操作)时的相互影响；并且形成的空气隙的位置很准确，刚好位于相邻的相邻选择栅之间或者相邻控制栅之间。进一步，所述选择栅和控制栅被回刻蚀的宽度为10～200埃，以利于沉积过程中空气隙的形成，并选择栅和控制栅的侧壁也容易被介质层覆盖。进一步，所述沉积工艺为原子层沉积工艺，采用原子层沉积工艺时，由于介质材料是一层一层形成，直至最后形成介质层，因而工艺过程较好控制，通过相邻控制栅之间的间距(和相邻选择栅之间)的间距与相邻硬掩膜层之间的间距差异，可以较容易的在相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙，并且不同位置形成的空气隙的大小比较均匀并且位置精度较大，使得不同位置的相邻控制栅之间以及相邻选择栅之间介质层的介电常数保持一致，使得不同位置的存储单元性能保持一致。附图说明图1～图2为现有技术NAND存储器的结构示意图；图本文档来自技高网...

【技术保护点】
一种NAND存储器的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，每个栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。

【技术特征摘要】
1.一种NAND存储器的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，每个栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。2.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述选择栅和控制栅被回刻蚀的宽度为10～200埃。3.如权利要求1所述的NAND存储器的形成方法，其特征在于，回刻蚀去除部分宽度的选择栅和控制栅的工艺为湿法刻蚀或者各向同性的干法刻蚀。4.如权利要求3所述的NAND存储器的形成方法，其特征在于，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液或者NH3H2O溶液。5.如权利要求4所述的NAND存储器的形成方法，其特征在于，TMAH溶液的质量百分比浓度为0.5％～20％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。6.如权利要求4所述的NAND存储器的形成方法，其特征在于，NH3H2O溶液的质量百分比浓度为1％～50％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。7.如权利要求3所述的NAND存储器的形成方法，其特征在于，各向同性的干法刻蚀采用的气体为HCl，HCl流量为5sccm～5slm，刻蚀腔温度为23～1100摄氏度，刻蚀腔压力为5托～760托，刻蚀时间为10～300秒。8.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述介质层的材料为氧化硅、SiON、SiOCN或SiOBN。9.如权利要求8所述的NAND存储器的形成方法，其特征在于，所述沉积工艺为原子层沉积工艺。10.如权利要求9所述的NAND存储器的形成方法，其特征在于，所述介质层...

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11