一种三维存储器堆栈结构及其堆叠方法及三维存储器技术

本发明专利技术提供了一种三维存储器堆栈结构及其堆叠方法及三维存储器，该堆叠方法包括：提供基底；在基底表面形成第一堆叠层，第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，第二区域中氮化硅层的RI值大于第一区域中氮化硅层的RI值和第三区域中氮化硅层的RI值，第一区域中氮化硅层的RI值小于第三区域中氮化硅层的RI值；对第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。其中，三维存储器堆栈结构通过堆叠方法制作，三维存储器包括三维存储器堆栈结构。该堆叠方法解决了沟道孔形状不均匀的问题，提高了三维存储器的特性。

Three dimensional memory stack structure and stacking method and three-dimensional memory thereof

The present invention provides a three-dimensional memory stack structure and stacking method and three-dimensional memory, including the stack method: providing a substrate; forming a first layer stacked on the substrate surface, the first layer stack includes a plurality of staggered stacking silicon oxide layer and the silicon nitride layer in the preset direction, a plurality of staggered stacking silicon oxide layer and the silicon nitride layer into a first region and a second region and a third region, wherein the silicon nitride layer in the second region RI value is greater than the silicon nitride layer in the first region of silicon nitride layer third RI value and RI value in the area, the silicon nitride layer in the first region RI value is less than the silicon nitride layer in the third region RI value; etching the first stack layer, first through holes are formed through the first layer stack. Wherein, the three-dimensional memory stack structure is fabricated by a stack method, and the three-dimensional memory includes a three-dimensional memory stack structure. The stacking method solves the problem of uneven shape of the channel hole and improves the characteristics of the three-dimensional memory.

【技术实现步骤摘要】
一种三维存储器堆栈结构及其堆叠方法及三维存储器
本专利技术涉及半导体器件制作
，更具体地说，涉及一种三维存储器堆栈结构及其堆叠方法及三维存储器。
技术介绍
随着科学技术的不断发展，在半导体领域中，半导体器件已逐步从平面结构向三维结构过渡，尤其是目前在国际上三维存储器的技术研发已成为主流。目前三维存储器采用多层NO堆叠的方式以增加存储密度，其中，N表示氮化硅，O表示氧化硅。在现有技术中，三维存储器每一层的氮化硅层的折光指数(简称：RI值)相同，当在离子刻蚀沟道孔的工艺过程中，如图1所示，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，造成了沟道孔形状的不均匀，进而影响三维存储器的特性。
技术实现思路
为解决上述问题，本专利技术提供了一种三维存储器堆栈结构及其堆叠方法及三维存储器，所述堆叠方法解决了沟道孔形状不均匀的问题，提高了三维存储器的特性。为实现上述目的，本专利技术提供如下技术方案：一种三维存储器堆栈结构的堆叠方法，所述堆叠方法包括：提供基底；在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值相同。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值相同。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值相同。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值逐渐增大。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值逐渐增大至预设RI值后再逐渐减小。优选的，在上述堆叠方法中，在沿所述第一区域至所述第二区域的方向上，所述第三区域中氮化硅层的RI值逐渐增大。优选的，在上述堆叠方法中，通过通入不同配比的SiH4和NH3，以获得不同RI值的氮化硅层。本专利技术还提供了一种三维存储器堆栈结构，用上述任一项所述的堆叠方法制作。本专利技术还提供了一种三维存储器，包括上述所述的三维存储器堆栈结构。通过上述描述可知，本专利技术提供的一种三维存储器堆栈结构的堆叠方法，所述堆叠方法包括：提供基底；在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。在刻蚀的过程中，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，进而造成了沟道孔形状的不均匀。由于氮化硅层的折光指数(简称RI值)会影响离子刻蚀的效率，且RI值低的氮化硅层的刻蚀效率大于RI值高的氮化硅层的刻蚀效率，因此在本专利技术中，通过将多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，第二区域中氮化硅层的RI值大于第一区域中氮化硅层的RI值和第三区域中氮化硅层的RI值，第一区域中氮化硅层的RI值小于第三区域中氮化硅层的RI值。也就是说，若通过现有技术手段，采用相同RI值进行氮化硅层的沉积后，第二区域中氮化硅层由于侧向离子的轰击，造成沟道孔形成较大的突出结构；第一区域中氮化硅层由于高纵横比，离子很难到达第一区域中的氮化硅层，并且离子的轰击效果较弱，造成沟道孔在第一区域的尺寸范围逐渐减小；第三区域中氮化硅层的刻蚀效果基本符合最终刻蚀效果，进而使最终刻蚀完成的沟道孔形状不均匀。因此在本专利技术中通过在第二区域中沉积RI值较高的氮化硅层，在第一区域中沉积RI值较低的氮化硅层，在第三区域中沉积RI值常规的氮化硅层，使第二区域中氮化硅层的刻蚀速率降低，使第一区域中氮化硅层的刻蚀速率提高，进而使沟道孔的形状均匀，进而提高三维存储器的特性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术提供的一种三维存储器堆栈结构的结构示意图；图2为本专利技术实施例提供的一种三维存储器堆栈结构的堆叠方法的流程示意图；图3为本专利技术实施例提供的一种三维存储器堆栈结构的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。根据
技术介绍
可知，在现有技术中，三维存储器每一层的氮化硅层的折光指数(简称：RI值)相同，当在离子刻蚀沟道孔的工艺过程中，如图1所示，由于通入的刻蚀气体方向不稳定，侧壁离子的轰击，导致在沟道孔局部会形成较大的突出结构，并且由于高纵横比，离子很难到达沟道孔底部，并且离子的轰击效果在沟道孔底部较弱，导致沟道孔底部的尺寸范围会逐渐减小，造成了沟道孔形状的不均匀，进而影响三维存储器的特性。为了解决上述问题，下面结合说明书附图，对本专利技术提供的实施例进行具体阐述。实施例一参考图2，图2为本专利技术实施例提供的一种三维存储器堆栈结构的堆叠方法的流程示意图。参考图3，图3为本专利技术实施例提供的一种三维存储器堆栈结构的结构示意图。S101：提供基底11；具体的，在工艺过程中，如图3所示，所述基底11的表面用于沉积需要的膜层，且所述基底11包括但不限定于半导体衬底。S102：在所述基底11表面形成第一堆叠层；具体的，如图3所示，所述第一堆叠层包括多个交错叠加的氧化硅层12和氮化硅层13，在预设方向上，所述多个交错叠加的氧化硅层12和氮化硅层13划分为第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层13的RI值大于所述第一区域中氮化硅层13的RI值和所述第三区域中氮化硅层13的RI值，所述第一区域中氮化硅层13的RI值小于所述第三区域中氮化硅层13的RI值。S103：对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。具体的，对所述第一堆叠层包括但不限定于采用CF4、CHxF4-x、O2、CO、N2本文档来自技高网...

【技术保护点】
一种三维存储器堆栈结构的堆叠方法，其特征在于，所述堆叠方法包括：提供基底；在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。

【技术特征摘要】
1.一种三维存储器堆栈结构的堆叠方法，其特征在于，所述堆叠方法包括：提供基底；在所述基底表面形成第一堆叠层，所述第一堆叠层包括多个交错叠加的氧化硅层和氮化硅层，在预设方向上，所述多个交错叠加的氧化硅层和氮化硅层划分成第一区域、第二区域和第三区域，其中，所述第二区域中氮化硅层的RI值大于所述第一区域中氮化硅层的RI值和所述第三区域中氮化硅层的RI值，所述第一区域中氮化硅层的RI值小于所述第三区域中氮化硅层的RI值；对所述第一堆叠层进行刻蚀，形成贯穿所述第一堆叠层的第一通孔。2.根据权利要求1所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第一区域中氮化硅层的RI值相同。3.根据权利要求2所述的堆叠方法，其特征在于，在沿所述第一区域至所述第二区域的方向上，所述第二区域中氮化硅层的RI值相同。4.根据权利要求3所述的堆叠方法，其特...

【专利技术属性】
技术研发人员：洪培真，唐兆云，张高升，苏恒，何佳，隋翔宇，石晓静，骆中伟，华文宇，刘藩东，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42