图案化基板及堆栈发光二极管结构制造技术

本发明专利技术提供一种图案化基板及堆栈发光二级管结构，该图案化基板包括：一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，以进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。

【技术实现步骤摘要】

本专利技术是有关于半导体结构及其制作方法，且特别是关于用于形成具有较佳品质磊晶层的一种图案化基板及堆栈发光二极管结构。
技术介绍
发光二极管是近年来应用广泛的发光半导体组件，具有低耗电、低污染、使用寿命长等特性，诸如交通信号灯、户外大型看板、显示器的背光源等。目前许多先进半导体电子装置与光电装置是由堆栈的磊晶成长所制成，而基板为成长半导体结构的要件之一，当基板和磊晶层的晶格常数愈不匹配时，会使后续成长的磊晶层和基板间因应力差异，而大大影响磊晶层内的缺陷密度，当缺陷密度越高，激发的电子与电洞会在晶体内的陷阱(trap)中以非辐射复合发光。换言之，利用改善晶体品质来降低晶体内的缺陷密度，可以使发光二极管的内部量子效率提升。 故为了改善磊晶层的晶体品质，美国专利号7445673中，其公开有关一种利用侧向磊晶成长半导体组件，包括一半导体层、一设于半导体层上方的部分屏蔽层，其中，该半导体层的表面利用屏蔽层形成具有多个成长缺口，由缺口露出的半导体层可通过侧向同质磊晶成长法，调整磊晶参数使磊晶层的横向长速大于纵向长速，让磊晶缺陷弯曲，减少缺陷延伸贯穿主动发光层而延伸至表面，但此屏蔽层皆位于半导体层中，将会影响电流传递路径。而业界也通过部分屏蔽层的方法改善图案化基板，让后续磊晶层的晶体品质提升，如中华人民共和国专利公告第M361711号，该案公开至少含有一蓝宝石基板以及形成在该蓝宝石基板上的磊晶层，该蓝宝石基板的上表面设有多个突出表面的突出体，且各突出体是具有平直的顶面，而该顶面上设有屏蔽层，通过该蓝宝石基板进行磊晶形成磊晶层时，该磊晶层可具有低缺陷密度排列，并有效提高后续组件制作的良率。因此，需要一种更佳方法，以减少位于基板和磊晶层之间因晶格不匹配所产生的上述缺陷情形，藉以形成具有较佳品质的磊晶层以及使用此较佳品质的磊晶层的光电组件>J-U ρ α装直。
技术实现思路
有鉴于此，本专利技术提供了用于形成较佳品质的磊晶层的一种图案化基板以及具有较佳品质的磊晶层的一种堆栈发光二极管结构，以解决上述不期望的缺陷问题。依据一实施例，本专利技术提供了一种图案化基板，包括:一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。在其它实施例中，上述介电遮蔽层还覆盖该基板的每一顶面的全部或部分表面，上述顶面实质是一平坦表面或是一弧形表面，而上述底面为一(0001)面，而上述介电遮蔽层材质为二氧化硅、氮化硅或二氧化钛，该基板材质可为常见的蓝宝石、硅、碳化硅的材质，图案化基板的制作可利用黄光微影制程。依据另一实施例，本专利技术提供了一种堆栈发光二极管结构，包括:前述任一实施例中的一图案化基板；以及一未掺杂的半导体磊晶层，设置在上述介电遮蔽层与上述基板上；以及一发光组件，位在该未掺杂半导体磊晶层上。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的图式，作详细说明如下。附图说明图1-图5为本专利技术一实施例的一堆栈发光二极管结构的制作示意图；图6-图10为本专利技术另一实施例的一堆栈发光二极管结构的制作示意图；图11-图15为本专利技术又一实施例的一堆栈发光二极管结构的制作示意图；图16为本专利技术一实施例的一堆栈发光二极管结构不意图；图17-图21为本专利技术另一实施例的一堆栈发光二极管结构的制作示意图；图22为 本专利技术另一实施例的一堆栈发光二极管结构示意图；图23-图27为本专利技术又一实施例的一堆栈发光二极管结构的制作示意图。附图标记说明:100:基板；100a:岛状物；100b:凹陷结构；100c:侧壁；IOOd:凹陷结构之底面；102:顶面；106:介电遮蔽层；108:嘉晶成长程序；110、110a、I IOb:未掺杂半导体磊晶层；112:空隙;150:n型半导体嘉晶层；152:发光层；154:p型半导体嘉晶层；156:透明导电层；158、160:电极；170:发光组件。具体实施例方式以下将通过图1-图27以解说依据本专利技术的多个实施例的堆栈发光二极管结构的制作。图1-图5为本专利技术一实施例的一堆栈发光二极管结构的制作示意图。请参照图1，首先提供表面平整的一基板100，例如:蓝宝石基板，其具有一顶面102，其实质是一平坦表面。基板100可包括如蓝宝石、硅、碳化硅的材质。接着，通过适当图案化屏蔽(未显示)的应用，利用黄光微影定义蚀刻区域，再经由蚀刻制程(未显示)施行自顶面102处部分去除基板100的多个部分，进而在基板100上形成多个相分隔的岛状物100a。此些相分隔的岛状物IOOa则在其间定义出了多个间隔排列的凹陷结构100b。此些凹陷结构IOOb可为一凹槽(trench)或一凹口(opening),其是分别由相邻岛状物IOOa的一侧壁IOOc以及相邻岛状物IOOa的多个侧壁IOOc所环绕的一底面IOOd所形成。在此，每一岛状物IOOa的顶面102以及每一凹陷结构IOOb的底面IOOd的结晶表面为一(0001)面。请参照图2，接着在基板100之上沉积一层低导电性的介电材料，例如:二氧化硅，此层介电材料顺应地覆盖了每一岛状物IOOa的顶面102与侧壁IOOc以及每一凹陷结构的底面100d。接着，通过适当图案化屏蔽(未显示)的应用以及蚀刻制程(未显示)的施行，部分去除位 于每一岛状物IOOa的顶面102上的介电材料，进而部分露出了每一岛状物IOOa的顶面102,并形成了一介电遮蔽层106在每一凹陷结构IOOb内。在此,介电遮蔽层106部分覆盖了每一岛状物IOOa的顶面102，完全覆盖了每一岛状物IOOa的侧壁IOOc以及每一凹陷结构IOOb内的底面100d。介电遮蔽层106可包括如二氧化硅、氮化硅或二氧化钛的介电材料，且其可通过如机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的沉积程序所形成。请参照图3，接着施行一磊晶成长程序108，例如有机金属化学气相沉积法(MOCVD)、氢化物气相沉积法(HVPE)的磊晶成长程序，以在基板100之上成长一未掺杂半导体磊晶层110a，材料例如氮化铝铟镓，而在此未掺杂半导体磊晶层IlOa中的铟含量与铝含量可通过磊晶参数调整。在此，由于每一岛状物IOOa的顶面102为部分露出的，因此未掺杂半导体磊晶层IlOa是自岛状物IOOa的部分露出的顶面102的(0001)面处进行磊晶成长，进而成长形成一未掺杂半导体磊晶层110a。在此，未掺杂半导体磊晶层IlOa的主要成长方向为垂直于每一岛状物IlOa的顶面102的方向。请参照图4，接着继续施行磊晶成长程序108，且随着磊晶成长程序108的施行时间的延长以及磊晶参数的调整，例如:温度、压力等，高于介电遮蔽层106的未掺杂半导体磊晶层110a(见于图3)除了继续朝垂直于每一岛状物IlOa的顶面102方向成长之外，其亦朝水平于每一岛状物IlOa的顶面102的方向成长，进而与形成在相邻岛状物IlOa的顶面102上的未惨杂半导体嘉晶层IlOa广生侧合并最后形成如图4所不的具有平坦表面的一未掺杂半导体嘉晶层110。如图4所示，位于相邻岛状物IOOa间的凹陷结构IOOb此时并未受此未掺杂半导体嘉晶层110本文档来自技高网...

【技术保护点】
一种图案化基板，其特征在于，包括：一基板，含有一(0001)面，具有多个间隔排列的凹陷结构形成于其中，进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。

【技术特征摘要】
2012.01.30 TW 1011027821.一种图案化基板，其特征在于，包括: 一基板，含有一(OOOl)面，具有多个间隔排列的凹陷结构形成于其中，进而使该基板具多个间隔排列的顶面，其中每一凹陷结构具有一底面与多个侧壁环绕该底面；以及一介电遮蔽层，覆盖该些凹陷结构的底面及/或侧壁。2.根据权利要求1所述的图案化基板，其特征在于，该介电遮蔽层还覆盖该基板的每一该顶面的全部表面或部分表面。3.根据权利要求2所述的图案化基板，其特征在于，该顶面实质是一平坦表面或是一弧形表面。4.根据权利要求1所述的图案化基板，其特征在于，该底面为一(0001)面。5.根据权利要求1所述的图案化基板，其特征在于，该介电遮蔽层材质为二氧化硅、氮化硅、二氧化钛。6.根据权利要求1所述的图案化基板，其特征在于，该基板材质为蓝宝石、硅、碳化硅的材质。7.一种堆栈发光二极管结构，其特征在于，包括: 权利要求1-6任一所述的图案化基板； 一未掺杂半导体磊晶层，设置在该介电遮蔽层与该基板上；以及 ...

【专利技术属性】
技术研发人员：周秀玫，陈俊荣，叶昭呈，
申请(专利权)人：隆达电子股份有限公司，
类型：发明
国别省市：