晶片封装体及其制造方法技术

本发明专利技术揭露一种晶片封装体及其制造方法，该晶片封装体包括：一感测装置；一第一导电结构，设置于感测装置上，且电性连接感测装置；一晶片及一第二导电结构，设置于感测装置上，其中晶片内包括一集成电路装置，第二导电结构位于晶片上，且电性连接集成电路装置及第一导电结构；以及一绝缘层，覆盖感测装置及晶片，其中绝缘层内具有一孔洞，第一导电结构位于孔洞的底部下方，且绝缘层的一顶表面与第二导电结构的一顶表面共平面。本发明专利技术能够降低晶片封装体的高度，进而缩小具有感测功能的电子产品的尺寸。

【技术实现步骤摘要】

本专利技术有关于一种晶片封装技术，特别为有关于一种晶片封装体及其制造方法。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。感测晶片与集成电路晶片在技术发展上有所差异，因此考量到制造成本，具有感测功能的晶片封装体通常与其他集成电路晶片各自独立地设置于电路板上，再通过打线彼此电性连接。然而，上述制造方法限制了电路板的尺寸，进而导致具有感测功能的电子产品的尺寸难以进一步缩小。因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
技术实现思路
本专利技术实施例提供一种晶片封装体，包括：一感测装置；一第一导电结构，设置于感测装置上，且电性连接感测装置；一晶片及一第二导电结构，设置于感测装置上，其中晶片内包括一集成电路装置，第二导电结构位于晶片上，且电性连接集成电路装置及第一导电结构；以及一绝缘层，覆盖感测装置及晶片，其中绝缘层内具有一孔洞，第一导电结构位于孔洞的底部下方，且绝缘层的一顶表面与第二导电结构的一顶表面共平面。本专利技术实施例提供一种晶片封装体的制造方法，包括：在一感测装置上形成一第一导电结构，第一导电结构电性连接感测装置；在感测装置上提供一晶片及一第二导电结构，晶片内包括一集成电路装置，第二导电结构位于晶片上且电性连接集成电路装置及第一导电结构；以及形成一绝缘层，以覆盖感测装置及晶片，其中绝缘层内具有一孔洞，第一导电结构位于孔洞的底部下方，且绝缘层的一顶表面与第二导电结构的一顶表面共平面。本专利技术能够降低晶片封装体的高度，进而缩小具有感测功能的电子产品的尺寸。附图说明图1A至1F是绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。图2是绘示出根据本专利技术一实施例的晶片封装体的平面示意图。图3及4是绘示出根据本专利技术其他实施例的晶片封装体的剖面示意图。图5A至5D是绘示出根据本专利技术又另一实施例的晶片封装体的制造方法的剖面示意图。图6是绘示出根据本专利技术又另一实施例的晶片封装体的平面示意图。其中，附图中符号的简单说明如下：100基底100a第一表面100b第二表面110半导体基底120绝缘层130晶片区140感测装置150a顶层导电垫150b底层导电垫160内连线结构170光学部件180间隔层190盖板200空腔210开口220绝缘层230重布线层240第一导电结构240s顶表面250晶片260集成电路装置270导电垫280内连线结构290第二导电结构290s顶表面300粘着层310绝缘层320孔洞330重布线层340保护层350第三导电结构360保护层370承载基底。具体实施方式以下将详细说明本专利技术实施例的制作与使用方式。然而应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem，MEMS)、生物辨识元件(biometricdevice)、微流体系统(microfluidicsystems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage，WSP)制程对影像感测元件、发光二极管(light-emittingdiodes，LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器(fingerprintrecognitiondevice)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆栈(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)或系统级封装(SysteminPackage，SIP)的晶片封装体。以下配合图1A至1F及图2说明本专利技术一实施例的晶片封装体的制造方法，其中图1A至1F是绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图，且图2是绘示出根据本专利技术一实施例的晶片封装体的平面示意图。请参照图1A，提供一基底100，其具有一第一表面100a及与其相对的一第二表面100b，且由一半导体基底110及邻接的一绝缘层120所构成。半导体基底110邻近于第二表面100b，且可为一硅基底或其他半导体基底。举例来说，半导体基底110可为一硅晶圆，以利于进行晶圆级封装制程。绝缘层120邻近于第一表面100a，且可由层间介电层(interlayerdielectric，ILD)、金属间介电层(inter-metaldielectric，IMD)及覆盖的钝化层(passivation)组成。为简化图式，此处仅绘示出单层的绝缘层120。在本实施例中，绝缘层120可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。在本实施例中，基底100包括多个晶片区130，为简化图式，此处仅绘示出单一晶片区130。每一晶片区130的半导体基底110内具有一感测装置140，其可邻近于半导体基底110与绝缘层120之间的界面。在本实施例中，感测装置140包括一影像感测元件(例如，互补式金属氧化物半导体影像感测元件(ComplementaryMetal-Oxide-SemiconductorImageSensor，CIS))。在其他实施例中，感测装置140用以感测生物特征(例如，感测装置140可包括一指纹辨识元件)，或用以感测环境特征(例如，感测装置140可包括一温度感测元件、一湿度感测元件、一压力感测元件、一电容感测元件或其他适合的感测元件)。每一晶片区130的绝缘层120内具有一个或一个以上的导电垫，导电垫可为单层导电层或具有多层的导电层结构。为简化图式，此处仅本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：感测装置；第一导电结构，设置于该感测装置上，且电性连接该感测装置；晶片及第二导电结构，设置于该感测装置上，其中该晶片内包括集成电路装置，该第二导电结构位于该晶片上，且电性连接该集成电路装置及该第一导电结构；以及绝缘层，覆盖该感测装置及该晶片，其中该绝缘层内具有孔洞，该第一导电结构位于该孔洞的底部下方，且该绝缘层的顶表面与该第二导电结构的顶表面共平面。

【技术特征摘要】
2015.07.13 US 62/191,7291.一种晶片封装体，其特征在于，包括：感测装置；第一导电结构，设置于该感测装置上，且电性连接该感测装置；晶片及第二导电结构，设置于该感测装置上，其中该晶片内包括集成电路装置，该第二导电结构位于该晶片上，且电性连接该集成电路装置及该第一导电结构；以及绝缘层，覆盖该感测装置及该晶片，其中该绝缘层内具有孔洞，该第一导电结构位于该孔洞的底部下方，且该绝缘层的顶表面与该第二导电结构的顶表面共平面。2.根据权利要求1所述的晶片封装体，其特征在于，该第二导电结构的该顶表面为平坦的。3.根据权利要求1所述的晶片封装体，其特征在于，该第一导电结构具有不平滑的顶表面。4.根据权利要求1所述的晶片封装体，其特征在于，该第一导电结构为球体或柱体，且该第二导电结构为球体或柱体。5.根据权利要求1所述的晶片封装体，其特征在于，还包括：重布线层，设置于该绝缘层上，以电性连接该第二导电结构，其中该重布线层还经由该孔洞电性连接该第一导电结构；以及第三导电结构，电性连接该绝缘层上的该重布线层。6.根据权利要求5所述的晶片封装体，其特征在于，该第三导电结构的材料不同于该第一导电结构及/或该第二导电结构的材料。7.根据权利要求5所述的晶片封装体，其特征在于，该第三导电结构的尺寸大于该第一导电结构及/或该第二导电结构的尺寸。8.根据权利要求1所述的晶片封装体，其特征在于，该集成电路装置为信号处理装置。9.根据权利要求1所述的晶片封装体，其特征在于，该感测装置位于基底内，该第一导电结构及该晶片位于该基底上，且该绝缘层还覆盖该基底，其中该基底包括：导电垫，邻近于该基底的第一表面，且电性连接该感测装置；以及开口，自该基底相对于该第一表面的第二表面延伸至露出该导电垫，且其中该晶片封装体还包括重布线层，该重布线层位于该基底与该第一导电结构之间，且延伸至该开口内，以电性连接该导电垫。10.根据权利要求9所述的晶片封装体，其特征在于，该开口露出该导电垫的顶表面或侧表面。11.根据权利要求9所述的晶片封装体，其特征在于，该开口的尺寸大于该孔洞的尺寸。12.根据权利要求1所述的晶片封装体，其特征在于，还包括：基底，该基底位于该感测装置与该晶片之间，该第一导电结构位于该基底上且该绝缘层还覆盖该基底，其中该基底包括：开口；导电垫，该导电垫位于该感测装置与该基底之间，且电性连接该感测装置，其中该开口穿过该基底以露出该导电垫；以及重布线层，该重布线层位于该基底与该第一导电结构之间，且延伸至该开口内，以电性连接该导电垫。13.根据权利要求12所述的晶片封装体，其特征在于，该开口露出该导电垫的顶表面或侧表面。14.根据权利要求12所述的晶片封装体，其特征在于，该开口的尺寸大于该孔洞的尺寸。15.一种晶片封装体的制造方法，其特征在于，包括：在感测装置上形成第一导电结构，该第一导电结构电...

【专利技术属性】
技术研发人员：姚皓然，温英男，刘建宏，杨惟中，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71