互连基板、其制作方法及垂直堆叠式半导体组件技术

一种互连基板、其制作方法及垂直堆叠式半导体组件。本发明专利技术的互连基板在凹穴周围处设有垂直连接通道，接触垫由凹穴显露，且垂直连接通道由金属柱与金属化盲孔结合而成。该凹穴包括有核心层中的凹口及加强层中的穿口。设置于核心层顶面上的金属柱封埋于加强层中，且电性连接至邻近核心层底面的增层电路。用于垂直连接的金属柱，其可利用凹穴的深度以降低金属柱所需的最小高度。增层电路通过金属化盲孔，电性连接至金属柱，并提供从凹穴显露的接触垫，以用于连接元件。

【技术实现步骤摘要】

本专利技术是关于一种互连基板、其制作方法及垂直堆叠式半导体组件，尤指一种具有凹穴的互连基板，其中该凹穴被一系列垂直连接通道所环绕，且该些垂直连接通道由金属柱及金属化盲孔组合而成。
技术介绍
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是将多个元件堆叠于线路板上，以改善电性效能并达到最小外观(form-factor)。如美国专利案号7,894,203即基于此目的而揭露一种具有凹穴的线路板，其凹穴周围设有电镀金属柱。然而，由于很难通过电镀形成具有高纵横尺寸比(aspectratioopening)的金属柱(即高细的金属柱)，因此金属柱处的空隙或接合强度不足皆可能导致未连接I/O、元件失效及生产合格率低等问题。此外，美国专利案号7,989,950则是于基板上接置焊球以作为垂直连接通道，再以模封材包覆该些垂直连接通道，并形成凹穴。然而，由于焊球通常于回焊后会形成球状，故符合所需高度的大颗焊球会导致线路板尺寸变大。因此，使用焊球作为垂直连接并无法满足移动装置的严苛要求。为了上述理由及以下所述的其他理由，目前亟需发展一种具有凹穴的新式线路板，以达到超高封装密度、高信号完整度、小尺寸及高生产合格率的要求。
技术实现思路
本专利技术的主要目的是提供一种互连基板，其具有一凹穴及多个设于凹穴周围的垂直连接通道，适用于制作超薄的垂直堆叠式半导体组件。本专利技术的另一目的是提供一种互连基板，其凹穴是由核心层中的凹口及加强层中的穿口组合而成，如此一来凹穴便可达到足以容纳半导体元件的深度。本专利技术的再一目的是提供一种互连基板，其设于凹穴周围的一系列垂直连接通道由金属柱及金属化盲孔组合而成。由于金属柱的高度加上盲孔的深度可符合或大于凹穴的深度，故该互连基板可对堆叠设置的元件提供垂直互连路由，且具有高生产合格率及低成本的优点。依据上述及其他目的，本专利技术提供一种互连基板，其包括一核心层、一增层电路、一加强层、一系列金属柱及一凹穴。该核心层具有第一表面及相反第二表面。该增层电路设置于核心层的第一表面上，并具有背向核心层第一表面的一外表面。该加强层设置于核心层的第二表面上，并具有背向核心层第二表面的一外表面。所述金属柱封埋于加强层中，并由加强层的外表面显露，且通过核心层中的金属化盲孔电性连接至增层电路。该凹穴包含加强层中的穿口及核心层中的凹口，且具有一底表面及侧壁，该底表面背向增层电路的外表面，而该些侧壁由底表面延伸至加强层的外表面。该穿口及该凹口相互对准。该增层电路具有一系列接触垫，且该些接触垫由凹穴的底表面显露。在另一方面中，本专利技术提供一种垂直堆叠式半导体组件，其包括上述互连基板、一第一半导体元件及一第二半导体元件。该第一半导体元件设置于凹穴中，并通过从凹穴底表面显露的接触垫，电性耦接至互连基板。该第二半导体元件设置于增层电路的外表面或加强层的外表面上，并通过增层电路或金属柱，电性耦接至互连基板。在再一方面中，本专利技术提供一种互连基板的制作方法，其包括下述步骤：于一金属载板的一表面上形成一金属凸层；形成一核心层，其覆盖该金属凸层及该金属载板的剩余表面，且该核心层具有背向金属载板的第一表面及邻近金属载板的相反第二表面；移除金属载板的一部分，以形成一系列金属柱及一金属块，该金属块对准该金属凸层；由核心层的第一表面形成一增层电路，该第一增层电路具有背向核心层第一表面的一外表面；形成一加强层，其覆盖核心层的第二表面及金属块与金属柱的侧壁，该加强层具有背向核心层第二表面的一外表面；以及移除金属块及金属凸层，以形成一凹穴，该凹穴包含一穿口及一凹口，该穿口位于加强层中，而该凹口位于该核心层中，同时该凹穴具有一底表面及侧壁，其侧壁由该底表面延伸至加强层的外表面。除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。本专利技术的互连基板制作方法具有许多优点。举例来说，在核心层中形成凹口的作法是特别具有优势的，其原因在于，用于垂直连接的金属柱，其可利用凹穴的深度以降低金属柱所需的最小高度。由于第一半导体元件可设置于核心层的凹口处，并延伸至加强层的穿口，故无需为了达到超薄垂直堆叠半导体组件的特色而对第一半导体元件进行额外的轮磨(grinding)或研磨(lapping)步骤。在核心层上形成金属柱可提供进行封装叠加(package-on-package)互连工艺时所需的垂直路由，借此可将第二半导体元件设置于加强层上，并通过增层电路使第二半导体元件电性耦接至凹穴中的第一半导体元件。此外，第二半导体元件亦可接置于增层电路的外表面上，借此核心层第一表面上的增层电路可于第一及第二半导体元件间提供最短的互连距离。本专利技术的上述及其他特征与优点可通过下述优选实施例的详细叙述更加清楚明了。附图说明参考随附附图，本专利技术可通过下述优选实施例的详细叙述更加清楚明了，其中：图1及2分别为本专利技术第一实施方面中，于金属载板上形成金属凸层的剖视图及底部立体示意图；图3为本专利技术第一实施方面中，图1结构上形成核心层及金属层的剖视图；图4及5分别为本专利技术第一实施方面中，图3结构上形成盲孔的剖视图及顶部立体示意图；图6为本专利技术第一实施方面中，图4结构上形成被覆层的剖视图；图7及8分别为本专利技术第一实施方面中，将图6结构中的一部分金属载板移除的剖视图及顶部立体示意图；图9及10分别为本专利技术第一实施方面中，图7及8的结构上形成加强层的剖视图及顶部立体示意图；图11及12分别为本专利技术第一实施方面中，图9及10的结构上形成导线的剖视图及底部立体示意图；图13及14分别为本专利技术第一实施方面中，图11及12的结构上形成凹穴，以制作完成互连基板的剖视图及顶部立体示意图；图15为本专利技术第一实施方面中，将第一半导体元件电性耦接至图13互连基板的半导体组件剖视图；图16为本专利技术第一实施方面中，将第二半导体元件电性耦接至图15半导体组件的垂直堆叠式半导体组件剖视图；图17为本专利技术第一实施方面中，将第二半导体元件电性耦接至图15半导体组件的另一垂直堆叠式半导体组件剖视图；图18为本专利技术第二实施方面中，金属载板上形成金属凸层及一系列辅助金属垫的剖视图；图19为本专利技术第二实施方面中，图18结构上形成核心层的剖视图；图20为本专利技术第二实施方面中，图19结构上形成盲孔的剖视图；图21为本专利技术第二实施方面中，图20结构上形成被覆层的剖视图；图22为本专利技术第二实施方面中，由图21结构形成一金属块、金属柱及导线的剖视图；图23为本专利技术第二实施方面中，图22的结构上形成加强层的剖视图；图24为本专利技术第二实施方面中，图23的结构上形成凹穴，以制作完成互连基板的剖视图；图25为本专利技术第二实施方面中，将第一半导体元件电性耦接至图24互连基板的半导体组件剖视图；图26为本专利技术第二实施方面中，将第二半导体元件电性耦接至图25半导体组件的垂直堆叠式半导体组件剖视图；图27为本专利技术第二实施方面中，将第二半导体元件电性耦接至图25半导体组件的另一垂直堆叠式半导体组件剖视图；图28为本专利技术第三实施方面中，图18的结构上形成路由线的剖视图；图29为本专利技术第三实施方面中，图28结构上形成核心层的剖视图；图30为本专利技术第三实施方面中，图29结构上形成盲孔的剖视图；图31为本专利技术第三实施方面中，图3本文档来自技高网...

【技术保护点】
一种具有凹穴的互连基板，其特征在于，适用于可堆叠式半导体组件，该互连基板包括：一核心层，其具有一第一表面及一相反的第二表面；一增层电路，其设置于该核心层的该第一表面上，并具有背向该核心层的该第一表面的一外表面；一加强层，其设置于该核心层的该第二表面上，并具有背向该核心层的该第二表面的一外表面；一系列金属柱，其封埋于该加强层中，且由该加强层的该外表面显露，并通过该核心层中的金属化盲孔电性连接至该增层电路；以及一凹穴，其包含该加强层中的一穿口及该核心层中的一凹口，该穿口与该凹口相互对准，且该凹穴具有一底表面及侧壁，该底表面背向该增层电路的该外表面，而该些侧壁由该底表面延伸至该加强层的该外表面，其中，该增层电路具有一系列接触垫，且该些接触垫由该底表面显露。

【技术特征摘要】
2015.09.03 US 62/214,1871.一种具有凹穴的互连基板，其特征在于，适用于可堆叠式半导体组件，该互连基板包括：一核心层，其具有一第一表面及一相反的第二表面；一增层电路，其设置于该核心层的该第一表面上，并具有背向该核心层的该第一表面的一外表面；一加强层，其设置于该核心层的该第二表面上，并具有背向该核心层的该第二表面的一外表面；一系列金属柱，其封埋于该加强层中，且由该加强层的该外表面显露，并通过该核心层中的金属化盲孔电性连接至该增层电路；以及一凹穴，其包含该加强层中的一穿口及该核心层中的一凹口，该穿口与该凹口相互对准，且该凹穴具有一底表面及侧壁，该底表面背向该增层电路的该外表面，而该些侧壁由该底表面延伸至该加强层的该外表面，其中，该增层电路具有一系列接触垫，且该些接触垫由该底表面显露。2.根据权利要求1所述的互连基板，其特征在于，还包括一系列辅助金属垫，其被该核心层侧向覆盖，且电性耦接至该些金属柱及该些金属化盲孔，并位于该些金属柱与该些金属化盲孔之间。3.根据权利要求2所述的互连基板，其中，该些辅助金属垫的厚度相等于该凹穴深度。4.根据权利要求1所述的互连基板，其中，该些金属柱延伸超过该加强层的该外表面，且具有未被该加强层覆盖的一选定部位。5.根据权利要求1所述的互连基板，其中，该加强层的厚度大于该些金属柱的高度，且该加强层还包括开孔，其由该加强层的该外表面朝该核心层延伸，且每一该些金属柱具有从该开孔显露的一选定部位。6.一种垂直堆叠式半导体组件，其特征在于，包括：根据权利要求1所述的该互连基板；一第一半导体元件，其设置于该凹穴中，并通过从该凹穴的该底表面显露的该些接触垫，电性耦接至该互连...

【专利技术属性】
技术研发人员：林文强，王家忠，
申请(专利权)人：钰桥半导体股份有限公司，
类型：发明
国别省市：中国台湾;71