【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例属于半导体结构及工艺的领域,并且具体而言属于后段(backendofline)(BEOL)互连的自对准过孔和插塞图案化的领域。
技术介绍
在过去的几十年,集成电路中特征的缩放已经是不断发展的半导体产业背后的驱动力。缩放到越来越小的特征使半导体芯片的有限的不动产上的功能单元的密度增大。例如,缩小的晶体管尺寸允许在芯片上包含增大数目的存储器件,导致具有增大的容量的产品的制造。然而,对不断增大的容量的驱动不是没有问题的。优化每个器件的性能的必要性变得越来越重要。集成电路通常包括在本行业中被称为过孔的导电微电子结构,以将过孔上方的金属线或其它互连电连接至过孔之下的金属线或其它互连。过孔典型地由光刻工艺形成。代表性地,可以在电介质层上方旋涂光刻胶层,可以通过图案化掩模使所述光刻胶层曝光于图案化光化辐射,之后对经过曝光的层显影,以形成光刻胶层内的开口。接下来,可以通过采用光刻胶层内的开口作为蚀刻掩模在电介质层内蚀刻出用作过孔的开口。将这一开口称为过孔开口。最后,采用一种或多种金属或其它导电材料填充所述过孔开口,以形成过孔。过去,过孔的尺寸和间隔已经逐步降低,并且预计将来过孔的尺寸和间隔还将继续逐步降低,至少对于某些类型的集成电路(例如,高级微处理器、芯片组部件、图形芯片等)如此。过孔尺寸的一个测度是过孔开口的临界尺寸。过孔间隔的一个测度是过孔间距。过孔间距表示最接近的相邻过孔 ...
【技术保护点】
一种用于集成电路的互连结构,所述互连结构包括:设置在衬底上方的所述互连结构的第一层,所述第一层包括第一方向上的交替的金属线和电介质线的格栅;以及设置在所述第一层上方的所述互连结构的第二层,所述第二层包括第二方向上的交替的金属线和电介质线的格栅,所述第二方向垂直于所述第一方向,其中,所述第二层的所述格栅的每条金属线设置在凹陷的电介质线上,所述凹陷的电介质线包括与所述互连结构的所述第一层的所述交替的金属线和电介质线对应的第一电介质材料和第二电介质材料的交替的相异区域,并且其中,所述第二结构的所述格栅的每条电介质线包括与所述第一电介质材料和所述第二电介质材料的所述交替的相异区域相异的第三电介质材料的连续区域。
【技术特征摘要】
【国外来华专利技术】1.一种用于集成电路的互连结构,所述互连结构包括:
设置在衬底上方的所述互连结构的第一层,所述第一层包括第一方向
上的交替的金属线和电介质线的格栅;以及
设置在所述第一层上方的所述互连结构的第二层,所述第二层包括第
二方向上的交替的金属线和电介质线的格栅,所述第二方向垂直于所述第
一方向,其中,所述第二层的所述格栅的每条金属线设置在凹陷的电介质
线上,所述凹陷的电介质线包括与所述互连结构的所述第一层的所述交替
的金属线和电介质线对应的第一电介质材料和第二电介质材料的交替的相
异区域,并且其中,所述第二结构的所述格栅的每条电介质线包括与所述
第一电介质材料和所述第二电介质材料的所述交替的相异区域相异的第三
电介质材料的连续区域。
2.根据权利要求1所述的互连结构,其中,所述第二层的金属线通过
过孔而电耦合到所述第一层的金属线,所述过孔具有与所述第一层的所述
金属线的中心直接对准、并且与所述第二层的所述金属线的中心直接对准
的中心。
3.根据权利要求1所述的互连结构,其中,所述第二层的金属线被插
塞中断,所述插塞具有与所述第一层的电介质线的中心直接对准的中心。
4.根据权利要求1所述的互连结构,其中,所述第一电介质材料、所
述第二电介质材料、以及所述第三电介质材料中的所有电介质材料都不相
同。
5.根据权利要求1所述的互连结构,其中,所述第一电介质材料、所
述第二电介质材料、以及所述第三电介质材料中的仅两种电介质材料相同。
6.根据权利要求1所述的互连结构,其中,所述第一电介质材料和所
\t述第二电介质材料的所述交替的相异区域通过接缝被分开,并且其中,所
述第三电介质材料的所述连续区域通过接缝与所述第一电介质材料和所述
第二电介质材料的所述交替的相异区域分开。
7.根据权利要求1所述的互连结构,其中,所述第一电介质材料、所
述第二电介质材料、以及所述第三电介质材料中的所有电介质材料都相同。
8.一种制造用于集成电路的互连结构的方法,所述方法包括:
提供先前层金属化结构,所述先前层金属化结构包括交替的金属线和
电介质线的第一格栅图案,所述第一格栅图案具有第一方向;
在所述先前层金属化结构上方形成电介质线的第二格栅图案,所述电
介质线的第二格栅图案具有第二方向,所述第二方向垂直于所述第一方向;
在所述第一格栅图案上方并且在所述第二格栅图案的所述电介质线之
间形成牺牲结构;
用第一电介质层来代替所述牺牲结构的位于所述第一格栅图案的所述
金属线上方并与所述第一格栅图案的所述金属线对准的部分,并且用第二
电介质层来代替所述牺牲结构的位于所述第一格栅图案的所述电介质线上
方并且与所述第一格栅图案的所述电介质线对准的部分;
在所述第一电介质层中形成一个或多个导电过孔;
使所述第一电介质层和所述第二电介质层的部分凹陷;以及
在所述第一电介质层和所述第二电介质层的凹陷的部分中形成与所述
一个或多个导电过孔耦合的多条金属线,所述多条金属线具有所述第二方
向。
9.根据权利要求8所述的方法,还包括:
在所述第二电介质层中形成一个或多个插塞位置。
10.根据权利要求8所述的方法,其中,通过所述一个或多个导电过
孔的其中之一将所述第一电介质层和所述第二电介质层的所述凹陷的部分
中的所述多条金属线中的金属线电耦合到所述先前层金属化结构的金属
\t线,所述导电过孔具有与所述先前层金属化结构的所述金属线的中心直接
对准、并且与所述第一电介质层和所述第二电介质层的所述凹陷的部分中
的所述多条金属线中的所述金属线的中心直接对准的中心。
11.根据权利要求8所述的方法,其中,形成所述多条金属线包括形
成金属层并使所述金属层平面化。
12.根据权利要求8所述的方法,还包括:
通过去除所述第...
【专利技术属性】
技术研发人员:C·H·华莱士,P·A·尼许斯,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。